

-1 

# व्राणिता व्राणित

व्यांग्रज्ञी। व्यांप्रव्यो।

ضياء العسال

رقــم الإيـداع: 8859-2005

الترقيم الدولى: 7-287-518



© حقوق النشر والطبع والتوزيع محفوظة لدار الكتب العلمية للنشر والتوزيع / 2005

لا يجوز نشر جزء من هذا الكتاب أو إعادة طبعه أو اختصاره بقصد الطباعة أو اختزان مادته العلمية أو نقله بأى طريقة سواء كانت الكترونية أو ميكانيكية أو بالتصوير أو خلاف ذلك دون موافقة خطيه من الناشر مقدماً.

دار الكتب العلمية للنشر والتوزيع

50 شارع الشيخ ريحان - الدور الأول - شقة 12

عابدين - الفاهرة 🖀: 7954229

WWW.sbheg.com e-mail:sbh@link.net

### تمهيد

يمكن رؤية القوة الهائلة والفائدة العظيمة للإليكترونيات الرقمية Digital يمكن رؤية القوة الهائلة والفائدة العظيمة للإليكترونيات الرقمية الإنتشار في كل أنحاء العالم، كالمعدات والماكينات الصناعية الأتوماتيكية والحاسبات والمعالجات الدقيقة Microprocessors والآلات الحاسبة والساعات الرقمية والألعاب التليفزيونية . . الخ، والتي يبني أساس عملها على أساسيات الإليكترونيات الرقمية .

ويوما بعد يوم تزداد وتتسع مجالات وتطبيقات الإليكترونيات الرقمية، وفي الحقيقة يمكننا القول بأن الأنظمة الرقمية قد اصبحت تغزو كل مرافق الحياة .

ولقد كان إختراع الدوائر المتكاملة Integrated circuits ICs واحدا من أهم الأسباب التي أدت إلى نمو وتطور تكنولوجيا الإليكترونيات الرقمية، حيث أدى تطور هذا الإختراع إلى زيادة إمكانية تصنيع وإبتكار المزيد من الدوائر الرقمية المعقدة، مثل المعالجات الدقيقة، ووحدات الذاكرة Memory unites .. إلخ، وذلك على شرائح السليكون الصغيرة جدا .

كما أن المعالجات الدقيقة كانت ذات تأثير فعال فى تطوير معظم المعدات التى نتناولها فى حياتنا وخلال وقت قصير، كما كان لها الفضل الأكبر فى الكثير من المخترعات التى لم نكن نسمع عنها حتى وقت قريب.

ولقد أصبح محتمًا على جميع القائمين الذين يعملون في مجال تصميم وتطوير وإختبار وصيانة الأنظمة الإلكترونية أن يتعلموا الأسس التي تبنى عليها الأجهزة والأنظمة الرقمية الحديثة.

ولقد أدى وجود الوظائف الرقمية المعقدة للدوائر التكاملية إلى إتاحة الفرصة الى تغيير فلسفة دراسة الإليكترنيات الرقمية من الأسلوب التقليدى باستخدام أجهزة محددة إلى أسلوب جديد يستخدم الدوائر المتكاملة الرقمية الحديثة، فعلى سبيل المثال فقد أصبح التفكير في التقليل من عدد البوابات Gates عند تصميم دائرة رقمية من الأشياء الغير مهمة، حيث يمكن أن يتوافر عدد من هذه البوابات المماثلة والتي

التناظرى تكون جزءاً هاماً في الكثير من الأنظمة الرقمية فقد تم التطرق إليها أيضا في ذلك الفصل، كما تم تناول بعض التقنيات الشائعة في هذه المحولات .

وفى الفصل الثامن تم إعطاء فكرة مبسطة عن الذاكرات من نوع أشباه الموصلات، والتى تلعب دوراً هاما فى الأنظمة الرقمية الحديثة، كما قدمنا أيضاً فكرة عن أجهزة المنطق القابلة للبرمجة (PLDs، مثل مصفوفات المنطق القابل للبرمجه (Programmable logic arrays (PLAs)، مثل مصفوفة القابل للبرمجه (Programmable array logic (PAL)، وفى النهاية تم تناول أساسيات المعالجات الدقيقة فى الفصل التاسع بطريقة تجعل هذا الجهاز المعقد Sophisticated قريباً إلى الفهم للمبتدئين، كما تم إختيار المعالج الدقيق من طراز إنثل 8085A بتقنية 8-بت كنموذج لدراسة المعالجات الدقيقة من ناحية التركيب البنائى والتشغيل والبرمجة وذلك بشئ من التفصيل وبطريقة يصبح بعدها من السهل معرفة المعالجات الدقيقة الأخرى.

وأامل ان يتعلم مستخدم هذا الكتاب الكثير منه، كما أنصح بعدم الإنتقال إلى فصل جديد قبل الفراغ من الفصل السابق له، فقط بشئ من الصبر والتؤودة وأنا على يقين من أنه بإعادة قراءة الجزء الغير مفهوم مرة ثانية وثالثة ستتوصل عزيزى إلى النتيجة المرجوة كما يحتوى الكتاب على عدة تدريبات في نهاية كل فصل لقياس فهمك لمحتويات الفصل، فحاول فيها جميعا قدر إستطاعتك، وفي النهاية أقول وبعد تعلم بعض الشئ عن الإليكترونيات الرقمية، لاتتوقف عند هذا الحد ولكن يمكنك الإلتحاق ببعض المستويات الأعلى لدراسة هذا العلم وأيضا دراسة الحاسبات والبرمجة.

يمكن أن تؤدى نفس الغرض على شريحة واحدة من دائرة تكاملية IC، أو بالأحرى فإن الإتجاه يسير إلى تقليل عدد الحزم Packages للدوائر المتكاملة نفسها .

وعلى هذا فيجب اليوم على العاملين في مجال تصميم الأنظمة الرقمية أن يكونوا على درجة من التمكن وعلى دراية كبيرة بأساسيات تشغيل واستخدام الدوائر المتكاملة المتاحة من أجل الحصول على أحسن تصميم للنظام وخاصة من وجهة نظر قيمة التكلفة وحجم النظام المصمم وقدرة التغذية المطلوبة وسرعة التشغيل .. الخ .

ومن هذا المنظور تمت فى هذا الكتاب محاولة لتقديم وتتاول مفهوم التقنيات الرقمية الحديثة والدوائر المتكاملة، كما تم ترتيبه وتنظيمه وتقديمه لدارس ذى مستوى مناسب يكون على دراية ومعرفة بنظريات الدوائر والإليكترونيات.

ففى الفصل الأول تم تناول المفاهيم الأساسية للإليكترونيات الرقمية ومميزات الأنظمة الرقمية والدوائر الرقمية الأساسية، كما تناولنا أنظمة الأعداد الرقمية المختلفة والشفرات الشائع إستخدامها فى الأنظمة الرقمية فى الفصل الثانى، أما فى الفصل الثالث فقد تمت مناقشة أشباه الموصلات من وجهة نظر تطبيقاتها فى مجال الدوائر الرقمية، ومنها تم تناول العائلات المنطقية فى الفصل الرابع، وكيفية المواءمة بين الدوائر التكاملية من نفس العائلة، أو بين مختلف العائلات.

ثم تم الإنتقال بعد ذلك إلى الفصل الخامس والذى تعاملنا فيه مع الطرق التقليدية في تصميم الدوائر التوافقية، كما تمت تغطية تصميم المنطق التوافقي باستخدام الدوائر المتكاملة ذات النطاق المتوسط MSI، والتي تكتسب أهمية كبيرة في تصميم الأنظمة الرقمية في إعتبارات بساطة التصميم والتكلفة البسيطة وحيز الإشغال والقدرة المطلوبة ... إلخ .

وفى الفصل السادس تمت الدراسة التفصيلية لوحدة البناء الرئيسية للدوائر النتابعية وهى القلابات ومنه إنتقلنا إلى تصميم المنطق النتابعي، أما فى الفصل السابع فقد تحدثنا عن دوائر التوقيت وأهميتها وتطبيقاتها والتى تعتبر من أساسيات الأنظمة الرقمية، وحيث أن المحولات من التناظرى إلى الرقمى ومن الرقمى إلى



# ធ្លុចបង្គុច 1-1

- 1-2 الإشارات الرقمية
- वंद्याना । विज्ञा विष्या विष्या ३-१
- NOR & NAND غاليفان الإضافة الأضافة الأضافة الذافة الأضافة الأضافة الأضافة الأضافة الأضافة الأضافة الأضافة الاضافة المنافة المنافة المنافة الأضافة الأضافة الأضافة الأضافة الا
  - EX-NOR & . EX-OR dlipadl 5-1
    - **ृववां भिंग e−1**
    - व्याप्राप्ता पेविन द्वागिषो व्याप्ता **५-१**

#### : aasaa 1 - 1

من الواضح أن الكثير منا قد أصبح الآن على دراية كبيرة بتأثير وفضل الحاسبات الرقمية الحديثة وأجهزة الإتصالات والآلات الحاسبة والساعات الرقمية . . إلخ على المجتمع، ولقد كان لإختراع الدوائر المتكاملة والتي كانت التطوير المذهل لأشباه الموصلات Semiconductors واحداً من الأسباب الرئيسية التي أدت إلى هذه الثورة من المخترعات التي تتزايد في السنوات الحالية، وما لاشك فيه أن الكثير منا ليس على دراية واسعة بالأساسيات التي يبني عليها عمل وتشغيل هذه الأجهزة على الرغم من أنها تشكل دور رئيسي في حياتنا اليومية.


ويمكننا القول أن عمل هذه الأجهزة يبنى على أساسيات التقنيات الرقمية Digital كما تسمي الأنظمة التي يبنى عليها عمل هذه الأجهزة بالأنظمة الرقمية Digital systems

فبعضنا على دراية بالمكبرات الإليكترونية Electronic amplifiers والمستخدمة في تكبير الإشارات الإليكترونية Electronic signals والتي تكون على شكل إشارات مستمرة تأخذ أي قيمة في مدى معين والتي تعرف بالإشارات التناظرية Analog، كما تعرف الدوائر الإليكترونية المختصة بتكبير ومعالجة مثل هذه الإشارات بالدوائر التناظرية Analog circuits، كما تعرف الأنظمة المتصلة بهذه الدوائر بالأنظمة التناظرية Analog systems.

على الجانب الآخر وفى الآلة الحاسبة الإليكترونية مثلاً، فإن الدخل يكون عبارة عن إشارتين كهربيتين محددتين أو ذات مستويين، إحداهما تسمى بالإشارة ذات المستوى المنخفض " LOW، وتسمى الأخرى بالإشارة ذات المستوى المنخفض العالى " HIGH، وحيث تتخذ الإشارة الكهربية أحد هذين المستويين، ومن هنا تكون قيمة الإشارة الفعلية غير حقيقية طالما أنه قد تم تحديدها أن تكون LOW أو HIGH، وهذا النوع من الإشارات يعرف بالإشارات الرقمية Digital signals، كما أن الدوائر الإليكترونية المختصة بتكبير ومعالجة هذه الإشارات تعرف بالدوائر الرقمية Digital systems، كما تعرف الأنظمة الرقمية مثال من أمثلة هذه الأنظمة الرقمية.

مفاهيه إساسية

ويمكن توضيح الفرق بين الإشارة التناظرية والإشارة الرقمية من المثال التالى. ففي دائرة المصباح الكهربي المبين في شكل (1-1-a) يمكن تغيير شدة إضاءة المصباح بتغيير شدة التيار المار في الدائرة عن طريق التحكم في المقاومة المتغيرة، أما في شكل (1-1-d) فيتم إضاءة أو إطفاء المصباح عن طريق غلق أو فتح المفتاح، ففي الدائرة الأولى يكون جهد المصباح تناظريا حيث تتغير قيمته بتغير قيمة المقاومة ويبلغ هذا الجهد التناظري أقصاه عندما يصبح مساويا لجهد البطارية، فمن هنا نزى أن حالة المصباح تتغير تغيراً تناظريا، بينما في الدائرة الثانية يكون للمصباح حالتين فقط، الأولى عند غلق المفتاح فيضاء المصباح ويكون جهد المصباح مساوياً لجهد البطارية، ويقال على هذه الحالة العالية" الماله، أو الحالة المنطقية 1، أما الحالة الثانية فتكون عند فتح المفتاح فينطفئ المصباح ويكون جهد المصباح مساوياً للصفر، ويقال على هذه الحالة "الحالة المنخفضة" ويكون جهد المصباح مساوياً للصفر، ويقال على هذه الحالة "الحالة المنخفضة"



شكل (1-1) تمثيل الجهود التناظرية والرقمية

ولقد أدى تطوير تكنولوجيا أشباه الموصلات والتقدم فى التقنيات الرقمية إلى الثورة الهائلة التى نشهدها حاليا فى عالم الإليكترونيات الرقمية منذ ظهور أول شريحة والتى تعرف بالمعالج الدقيق Microprocessor وذلك عام 1971، ومنذ ذلك الحين إكتسبت الأنظمة الرقمية أهمية وقوة هائلة، وفى خلال وقت وجيز أصبح لايوجد أى مجال من مجالات المعرفة فى حياتنا إلا ويتأثر بالتطبيقات والنظريات الرقمية.

وفيما يلى بعض الأسباب الأساسية التي أدت إلى إنتشار التقنيات والأنظمة الرقمية:

- 1- عمليات التشغيل في الدوائر الرقمية بسيطة، ويمكن فهمها بسهولة.
- 2- الأجهزة المستخدمة في الدوائر الرقمية تعمل عامة من خلال واحدة من حالتين هما الغلق ON، أو الفتح OFF ومن خلال عمليات تشغيل بسيطة.
- 3- تحتاج المعرفة بالتقنيات الرقمية إلى دراسة جبر بوول Boolean algebra وهى دراسة بسيطة يمكن تعليمها بسهولة للطلاب في المرحلة ماقبل الجامعية.
- 4- تحتاج دراسة الدوائر الرقمية إلى مفاهيم بسيطة يمكن تعلمها بسهولة في المراحل الأولى من التعليم الجامعي.
- 5- يوجد العديد من شرائح الدوائر المتكاملة التي يمكنها تنفيذ عمليات مختلفة، وهذه الدوائر ذات إعتمادية عالية ودقيقة، كما تمتاز بصغر حجمها وسرعاتها العالية في التشغيل، كما يتاح أيضا العديد من شرائح الدوائر المتكاملة المبرمجة.
- 6- تصنف شرائح الدوائر المتكاملة في عائلات، تشترك كل عائلة في الكثير من الخواص الكهربية المتشابهة، وهذا يؤدي إلى تبسيط عملية تصميم وتطوير الأنظمة الرقمية، كما يقلل هذا من المشاكل الناتجة من عدم تحقيق المواءمة المطلوبة، كما أن إتاحة عدد من هذه العائلات يكون مبنياً على تقنيات مختلفة، والتي تسمح بتحسين تصميم النظام من ناحية متطلبات قدرة التغذية وسرعة التشغيل.
- 7- تمتاز هذه الأنظمة بقلة تأثير التقلبات والتغيرات على خواص العناصر وأعمارها، بالإضافة إلى ضعف تأثير الحرارة والضوضاء وغيرها على الدوائر الرقمية.
- 8- قدرة الدوائر الرقمية على التذكر أو الذاكرة Memory، مما يجعل هذه الدوائر مناسبة في الحاسبات والآلات الحاسبة والساعات والتليفونات ... إلخ.
- 9- سهولة عرض البيانات والمعلومات بطريقة مناسبة ودقيقة ومريحة باستخدام التقنيات الرقمية .

مفاهيج إساسية


# 1-2 الإشارات الرقمية:

وفى شكل (a-2-1) يشار للمستوى المنخفض بــ: LOW، بينما يشار للمستوى العالى بــ: HIGH، وتسمى الأنظمة التى تستخدم هذا التمثيل بالأنظمة المنطقية الموجبة Positive logic system، على العكس فى شكل (b-1-1) حيث يشار للمستوى المنخفض بــ HIGH، بينما يشار للمستوى العالى بــ LOW، وتسمى الأنظمة التى تستخدم هذا التمثيل بالأنظمة المنطقية السالبة Negative logic system .

ونلاحظ من الشكل أن قيمة جهد المستوى (سواء أكان العالى أم المنخفض) غير ثابت، بل أنه يأخذ مدى معين، وكما في مثالنا هذا فإن مدى الجهد الذى يتراوح من 3.5 إلى 5 فولت يعتبر ذو مستوى عالى في الأنظمة المنطقية الموجبة، ويكون ذا مستوى منخفض في الأنظمة المنطقية السالبة، بالمثل فإن مدى الجهد الذى يتراوح من 0 إلى 1 فولت يعتبر ذو مستوى منخفض في الأنظمة المنطقية السالبة.

ويجب الإشارة هنا بأن قيم الجهود في المثال السابق لاتنطبق على جميع أنواع الدوائر حيث تختلف هذه القيم حسب العائلات المنطقية المختلفة كما هو مبين في الفصل الرابع، كما يجب الإشارة أيضا أنه سيتم التعامل في كتابنا هذا مع الأنظمة المنطقية الموجبة Positive logic system مالم يذكر خلاف ذلك.

ويمكن أيضا تمثيل مستويى الإشارات العالى والمنخفض بالمقياس الرقمى الثنائى Binary digit وهو 1 و 0 على الترتيب، ويطلق على كل من الرقمين 1 أو 0 إسم بت Bit (وهو إختصار للمصطلح Binary digit). وحيث أن الإشاره الرقمية أصبحت تأخذ أحد المستويين 1 أو 0، فإن النظام الثنائى للأعداد system يمكن استخدامه فى تحليل وتصميم الأنظمة الرقمية (أنظر الفصل الثانى)، كما يمكن الإشارة إلى الحالتين بـ: "فتح-غلق "ON OFF" أو بـ: "حقيقى-زائف" Flase-True



شكل (2-1) تمثيل الإشارة الرقمية -a منطق موجب b-منطق سالب

ولقد كان للعالم جورج بوول George Boole الفضل في تقديم مفهوم النظام الثنائي للأعداد وتطوير المفهوم الجبري لهذا النظام والمعروف بـ "جبر بوول "Boolean algebra"، والذي كان المدخل الرئيسي للبدء في تصميم المكونات المادية الرقمية.

# 1–3 الدوائر المنطقية الأساسية :

بصرف النظر عن تعقيدات النظام الرقمى، إلا أنه فى هذا النظام يتم تنفيذ عمليات أساسية قليلة، كما يتم تأدية هذه العمليات مرات عديدة فى النظام الرقمى، ومن هذه العمليات الأساسية: العملية AND، والعملية OR، والعملية الأساسية OR، والعملية و FLIP-FLOP، وفى هذا الفصل سوف يتم مناقشة العمليات الأساسية AND، و OR، و NOT، أما العملية FLIP-FLOP والتى تمثل عنصر الذاكرة الأساسى المستخدم فى تخزين المعلومات الثنائية، فسيتم شرحها فى فصل منفصل .

### : AND alball 1-3-1

ويوضح شكل (1–3) دائرة AND حيث يوجد مداخل عددها  $N \geq N$ , ومخرج واحد، ويتم تطبيق الدخول الرقمية عند الأطراف التي يرمز لها  $N \geq N$ , و N, أما الأطراف الأخرى (وهي غير موجودة في الشكل) فيتم توصيلها بالأرض،

ويتم الحصول على الخرج من خلال الطرف الذي يرمز له Y وهو خرج رقمي أيضا.

# ويمكن تعريف العملية AND كالتالى:

يكون الخرج مساويا 1، إذا كانت وفقط كانت كل الدخول مساوية 1.

ويمكن التعبير عن ذلك بالعلاقة:

Y = A AND B AND C AND ..... AND N

= A . B . C . .... N


= A B C ... N

(1-1)

حيث:

A، و B، و ....، و N تمثل متغیرات الدخول .

٢ تمثل متغير الخرج



شكل (1-3) الرمز القياسي للبوابة AND

وهذه المتغيرات مأخوذة بنظام المقياس الثنائي، أى يكون كل متغير أحد إحتمالين 1 أو 0 فقط، والتي يمكن التعبير عنها بما يسمى بالمتغيرات المنطقية Logical variables.

وتعرف المعادلة (1-1) بمعادلة بوول، أو المعادلة المنطقية للبوابة AND.

ويعود اللفظ "بوابة" Gate إلى التشابه بين عمل الدائرة المنطقية والبوابة، فعلى سبيل المثال فإن العملية AND لاتفتح (أى لاتعطى خرجا) إلا إذا كانت كل الدخول موجودة أى تكون ذات مستوى 1.

#### جدول الحقيقة Truth table :

هو تمثيل لجميع إحتمالات الدخول المختلفة والخرج المقابل لكل إحتمال من هذه الإحتمالات، حيث يكون لكل دخل أحد إحتمالين إما 1 أو 0، كما يكون عدد الإحتمالات مساويا : 0، حيث 0 تمثل عدد الدخول .

ونفرض بوابة AND لها دخلين A و B، والخرج هو Y، فيمثل جدول (1-1) جدول الحقيقة لهذه البوابة، وتكون المعادلة المنطقية للبوابة AND على الصورة Y = AB

و تقر أ هكذا: " Y تساوى A آند B " .

جدول (1-1)

J	الدخو	الخرج
- <b>A</b>	В	Y
0	0	0
0	1	0
1	0	0
1	1	1

ومن الجدول نجد أننا أمام دخلين، وتكون إحتمالات الدخول هى:  $(4 = 2^2 = 2^2)$ ، كما نجد من الصف الأخير أن الخرج يكون مساويا: 1 إذا كان كلا الدخلين مساويا : 1 ، أما فى الصفوف الثلاثة الأولى فنجد أن الخرج يكون مساويا: 0 طالما كان أحد الدخلين على الأقل مساويا: 0 .


# 2-3-1 العملية OR

ويوضح شكل (1-4) عملية أو بوابة OR حيث يوجد مداخل عددها N (حيث :  $N \ge 2$  ) ، ومخرج واحد .

ويمكن تعريف العملية OR كالتالى:

يكون الخرج مساويا: 1، إذا كان أحد الدخول على الأقل مساوياً: 1.

والعكس صحيح .



شكل (1-4) الرمز القياسي للبوابة OR

ويمكن التعبير عن ذلك بالعلاقة :

$$Y = A OR B OR C OR ..... OR N$$
  
= A + B + C + ....+ N (1-2)

ويمثل جدول (1-2) جدول الحقيقة لبوابة OR لها دخلين: A و B، والخرج: Y، وتكون المعادلة المنطقية على الصورة:

Y = A + B

مفاهيى إساسية

و تقرأ هكذا: "Y تساوى A أو B ".

جدول (1-2)

يل	الخرج	
Α	В	Y
0	0	0
0	1	1
1	0	1
1	1	1

ونجد أن الخرج يكون دائما مساويا:1 طالما كان أحد الدخلين على الأقل مساويا: 1 كما هو واضح في الصفوف الثلاثة الأخيرة، أما في الصف الأول فنجد أن الخرج يكون مساويا 0 لأن كلا الدخلين يكون مساويا : 0 .

# 3-3-1 العملية NOT :

ويوضح شكل (1-5) عملية أو بوابة NOT والتي تسمى أيضا العاكس أو عملية النفى Inverter، وهي ذات مدخل واحد هو: A، ومخرج واحد هو: Y، ويكون الخرج

دائما عكس الدخل، بمعنى أنه إذا كان الدخل مساويا:1، يكون الخرج مساويا: 0،

شكل (1-5) الرمز القياسى للبوابة NOT

ويمكن التعبير عن ذلك بالعلاقة:

$$Y = NOT A$$

$$= \bar{A}$$
(1-3)

ويمثل جدول (1-3) جدول الحقيقة لبوابة NOT لها دخل A، والخرج هو Y، وتقرأ المعادلة المنطقية هكذا: " Y تساوى عكس A ".

جدول (1-3)

`	7
الدخل	الخرج
Α	Y
0	1
. 1	0

ويجب ملاحظة أن وجود الدائرة الصغيرة، والتي تسمى بالفقاعة Bubble، تتخذ دائما للتعبير عن عكس المنطق في الدوائر المنطقية.

# 1-4 العمليتان الإضافيتان NAND و NOR :

يمكن تحقيق أو تنقيذ أى تعبير منطقى باستخدام العمليات الثلاث السابقة AND، و NOT، و من هذه العمليات الثلاث تم إستنتاج عمليتين إضافيتين أخريين هما: العملية NAN، والعملية NOR، واللتان أصبحتا محببتين وواسعتى الاستخدام، والسبب فى ذلك يرجع فى أنه يمكن تحقيق أى تعبير منطقى باستخدام العديد من أحداهما فقط، و من هنا أيضا جاءت تسميتهما ب "البوابات العمومية" Universal .

# : NAND alball 1-4-1

هي بوابة واحدة تجمع بين بوابتين هما: بوابة AND متبوعة ببوابة NOT، كما هو موضح في شكل (a-6-1) ومن هنا جاءت تسميتها NAND، حيث يمكن توضيح العلاقة الحاكمة كما يلى:


1- خرج البوابة AND وهو Y يمكن كتابتة باستخدام العلاقة (1-1) كالتالى:

$$Y' = A B ... N$$
 (1-4)

2- خرج البوابة NOT وهو Y يمكن كتابتة باستخدام العلاقة (1-3) كالتالى :

$$Y = \overline{Y}' = (\overline{AB...N})$$
 (1-5)

ويبين شكل (b-6-d) تمثيل العملية أو البوابة NAND، وحيث تمثل الدائرة الصغيرة المرسومة في نهاية البوابة NAND عملية NOT.



شكل (1-6) البوابة NAND

ويمثل جدول (1-4) جدول الحقيقة لبوابة NAND لها مدخلين هما: A وB، ومخرج واحد هو: ٧، وتكون المعادلة المنطقية هي:

 $Y = \overline{AB}$ 

وتقرأ هكذا: " Y تساوى عكس A آند B ".

ول	الحرج	
A	В	Y
0	0	1
0	1	1
1	0	1
1	1	0

وكما ذكرنا في بداية هذا القسم، يمكن بناء العمليات الأساسية الثلاث (AND، و OR، و NOT) باستخدام بوابات NAND فقط كما في شكل (1-7) كالآتى :

### 1- الحصول على بوابة NOT :


يستخدم في ذلك بوابة NAND كما في شكل (a-7-1) وذلك بتحويل مدخليها إلى مدخل واحد A والحصول على الخرج Y كالآتى:

 $Y = \bar{A}$ 

### 2- الحصول على بوابة AND:

يستخدم في ذلك بوابتين NAND كما في شكل (b-7-1) ، حيث تستخدم البوابة الأولى كبوابة NAND دخلاها A و B ويكون خرجها  $\overline{AB}$ ، ثم تستخدم البوابة الثانية كبوابة NOT ، فنحصل على الخرج Y كالآتى:

Y = A B



شكل (1-7) تحقيق العمليات الأساسية باستخدام بوابات NAND

### 3- الحصول على بوابة OR:

يستخدم في ذلك 3 بوابات NAND كما في شكل (c-7-1) حيث تستخدم إثنتين منهم كبو ابتين NOT يكون دخل الأولى A وخرجها  $\overline{A}$ ، ودخل الثانية B وخرجها  $\overline{B}$ ، ثم تستخدم البوابة الثالثة كبوابة NAND، فنحصل على الخرج Y كالآتي:

$$Y = A + B$$

كما يمكن بناء العمليات الأساسية الثلاث باستخدام بوابات NOR فقط كما في شكل (1-9) كالآتى :

### 1- الحصول على بوابة NOT :

يستخدم في ذلك بوابة NOR كما في شكل (a-9-1) وذلك بتحويل مدخليها إلى مدخل واحد A والحصول على الخرج Y كالآتى :

$$Y = \bar{A}$$

### 2- الحصول على بوابة OR :


يستخدم في ذلك بوابتين NOR كما في شكل (b-9-b) ، حيث تستخدم البوابة الأولى كبوابة OR يكون دخلاها A و B ويكون خرجها  $\overline{A}+\overline{B}$  ، ثم تستخدم البوابة الثانية كبوابة NOT ، فنحصل على الخرج Y كالآتى :

$$Y = A + B$$

### 3- الحصول على بوابة AND:

يستخدم فى ذلك  $\bar{S}$  بوابات NOR كما فى شكل (c-9-1) حيث تستخدم إثنتين منهم كبوابتين NOT يكون دخل الأولى A وخرجها  $\bar{A}$  ، ودخل الثانية B وخرجها  $\bar{B}$  ، تم تستخدام البوابة الثالثة كبوابة NOR ، فنحصل على الخرج Y كالآتى :

$$Y = A B$$



شكل (1-9) تحقيق العمليات الأساسية باستخدام بوابات NOR

# : NOR العملية 2-4-1

هي بوابة واحدة تجمع بين بوابتين هما : بوابة OR متبوعة ببوابة NOT، كما هو موضح في شكل (a-8-1) ومن هنا جاءت تسميتها NOR حيث يمكن توضيح العلاقة الحاكمة كما يلي:


1- خرج البوابة OR وهو Y' يمكن كتابتة باستخدام العلاقة (1-2) كالتالى:

$$Y' = A + B + ... + N$$
 (1-6)

2- خرج البوابة NOT وهو Y يمكن كتابتة باستخدام العلاقة (1-3) كالتالى:

$$Y = \overline{Y}' = (\overline{A + B + ...N})$$
 (1-7)

ويبين شكل (b-8-1) تمثيل العملية أو البوابة NOR، وحيث تمثل الدائرة الصغيرة المرسومة في نهاية البوابة NOR عملية عكس NOT.



شكل (1-8) البوابة NOR

ويمثل جدول (1-5) جدول الحقيقة لبوابة NOR لها مدخلين هما : A و B ، ومخرج واحد هو : A ، وتكون المعادلة المنطقية هي :

 $Y = \overline{A + B}$ 

وتقرأ هكذا: " Y تساوى عكس A أو B " .

جدول (1-5)


(/ 03 -				
ول	الخرج			
Α ·	В	Y		
0	0	1		
0	1	0		
1	. 0	0		
1	1	0		

مختلفتين

# 1-5 العمليتان EX-OR ، و EX-NOR :

### 1-5-1 العملية Exclusive-OR العملية

العملية الإستبعادية EX-OR تستخدم بتوسع كبير في الدوائر الرقمية، وهي لا تعتبر من البوابات الأساسية أو العمومية، ويبين شكل (1-10) رمز البوابة EX-OR.



شكل (1-10) رمز البوابة EX-OR

كما يبين جدول (1-6) جدول الحقيقة للبوابة EX-OR، وتكون العلاقة المنطقية على الصورة:

 $Y = A B = A \oplus B$ 

جدول (1-6)


ىل	الخرج	
A	В	Y
0	0	0
0	1	1
1	0	1
1	1	0

وبمقارنة هذا الجدول بجدول الحقيقة للبوابة OR نجد ان الصفوف الثلاثة الأولى في الجدولين متشابهه ، بينما يختلف الصف الرابع ، وصفة "الإستبعادية" جاءت من كون العملية تستبعد الحالة : Y = 1 ، عندما يكون : Y = 1 و التي تستوعبها العملية OR .

ومن أحد التطبيقات الهامة لهذه البوابة استخدامها للمقارنة بين إشارتين منطقيتين Digital signal حيث نحصل على خرج البوابة: 1 إذا كانت الإشارتين

(أى تكون إحداهما 1 والأخرى 0)، بينما نحصل على خرج البوابة: 0 إذا كانت الإشارتين متشابهتين (سواء أكان كلاهما مساوياً 0، أو 1).

ويمكن بناء العملية EX-OR باستخدام 4 بو ابات NAND، كما هو مبين في شكل (11-1).




شكل (11-1) تحقيق العملية EX-OR باستخدام بوابات

ويمكن التحقق من الدائرة كالآتى:

حيث يتم التأكد من تحقيق الصف الرابع من جدول الحقيقة ، فيكون المنطق 1 هو الدخل عند كل من ه و ه و منه يكون منطق عند النقطة c هو : 0، ثم يكون منطق كل من النقطتين d، و e هو : 1، وفي النهاية يصبح الخرج عند النقطة f هو : 0، ( وهذا يحقق الصف الرابع من جدول الحقيقة ) .

# : Exclusive-NOR العملية الاستبعادية 2-5-1

العملية الإستبعادية EX-NOR، هي عملية عكس العملية EX-OR ، فيمكن تصورها على أنها مكونة من عمليتين منطقيتين متتاليتين ، الأولى عملية CX-OR، والثانية عملية عكس NOT، وهي لا تعتبر من البوابات الأساسية أو العمومية ، ويبين شكل (1-1) رمز البوابة EX-NOR .



شكل (1-13) تحقيق العملية EX-NOR باستخدام بوابات NAND

### 1-6 جبر بوول :

الفصل الأول

كما تم مناقشته من قبل، نجد أن الإشارات الرقمية تكون محددة، أى تكون بإحدى قيمتين 1 أو 0، ويعرف النظام الرقمي الذي يبني عليه هذين الرقمين باسم النظام الثنائي للأعداد Binary number system ، وقد قام العالم جورج بوول Boole بتقديم مفهوم النظام الثنائي للأعداد وتطوير المفهوم الجبرى لهذا النظام والمعروف باسم "جبر بوول" Boolean algebra، والذي على أساسه بنيت جميع الأنظمة الرقمية .


ويتم تمثيل هذه المتغيرات التى على الشكل الثنائى بحروف A و B و X و Y و  $\times$  و ..... وحيث يكون  $\times$  متغير منها فى أى وقت أحد القيمتين : إما 1 أو  $\times$  0 .

ويبين جدول (1-8) "نظريات بول الجبرية" .

### ملاحظات على نظريات بول:

1 يلاحظ أن كل النظريات ذات الرقم الزوجى مأخوذة من النظريات ذات الرقم الفردى التى قبلها، وذلك بالتغيير المتبادل بين الإشارتين (+), (-), وكذلك التغيير المتبادل بين الرقمين 1 و0 ، وتعرف مثل هذه النظريات بالنظريات المزدوجة Dual theorems.

الفصل الأول مفاهيج إساسية



شكل (1-12) رمز البوابة EX-NOR

كما يبين جدول (1-7) جدول الحقيقة للبوابة EX-NOR، وتكون العلاقة المنطقية على الصورة:

 $Y = A \Theta B$ 

جدول (1-7)

ىل	الخرج	
<b>A</b> .	В	Y
0	0	1
Ō	1	0
1	0	0
1	1.	1

ويمكن بناء العملية EX-NOR باستخدام 5 بوابات NAND ، كما هو مبين في شكل (1-13), ويمكن التحقق من الدائرة كالآتى :

حيث يتم التأكد من تحقيق الصف الرابع من جدول الحقيقة ، فيكون المنطق 1 هو الدخل عند كل من a ، و b ، ومنه يكون منطق عند النقطة c هو: 0 ، ثم يكون منطق كل من النقطتين d ، و a هو: 1 ، ويكون الخرج عند النقطة f هو: 0 ، وفي النهاية يصبح الخرج عند النقطة g هو: 1 (وهذا يحقق الصف الرابع من جدول الحقيقة).

	<u> </u>
A + Ā B = ( A + B )	13-1
$A(\bar{A} + B) = AB$	14-1
$AB + \overline{AB} = A$	15-1
$(A+B).(A+\overline{B}) = A$	16-1
$AB + \overline{A}C = (A + C)(\overline{A} + B)$	17-1
$(A + B) . (\bar{A} + C) = AC + \bar{A} B$	18-1
$AB + \overline{A}C + BC = AB + \overline{A}C$	19-1
$(A + B)(\bar{A} + C)(B + C) = (A + B)(\bar{A} + C)$	20-1
$\overline{A.BC} = \overline{A} + \overline{B} + \overline{C} +$	21-1
$\overline{A + B + C} + \dots = \overline{A} \cdot \overline{B} \cdot \overline{C} \dots$	22-1

 $A + BC = (A + B) \cdot (A + C)$ 

يتم إنشاء جدول الحقيقة (1-9)

جدول (1-9)

A	В	С	ВС	A + BC	A + B	A + C	(A+B)(A+C)
0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0
0	1	0	0	0	1	0	0
0	1	1	1	1	1	1	1
1	0	0	0	1	1	1	1
1	0	1	0	1	1	1	1
1	1	0	0	1	1	1	1
1	1	1	1	1	1	1	1

ويكون عدد التكوينات Combinations التي يمكن الحصول عليها من المتغيرات الثلاثة A ، و B ، و C هي :  $8 = 2^3 = 8$  ، ونجد من الجدول أنه في التكوين الذي به C = 1 ، C = 1 ، C = 1 ، C = 1 ، C = 1 ، C = 1 ، C = 1 ، C = 1 ، C = 1

الفصل الأوك مفاهيج إساسية

-2 النظريات من 1 إلى 8 تشتمل على متغير واحد فقط أى A، كما أنه يمكن إثباتها بالتعويض عن إحتمالات هذا المتغير (1 أو 0)، فمثلا بخصوص النظرية (1-1):

A + 0 = A

بوضع 0 = A، يصبح الطرف الأيسر (0 + 0) مساويا: 0، أى مساويا للطرف الأيمن.

وبوضع A = 1 ، يصبح الطرف الأيسر (A + 1) مساويا : 1 ، أي مساويا للطرف الأيمن .

. وبذلك يتم إثبات النظرية .

-3 النظریات من 9 إلى 20 تشتمل على أكثر من متغیر ، ویمكن إثباتها عن طریق إنشاء جدول الحقیقة ، فمثلا بخصوص النظریة -10:

جدول (1-8)

النظرية	1 ton 2
	رقم النظرية
A + 0 = A	1-1
A . 1 = A	2–1
A + 1 = 1	3-1
A . 0 = 0	4–1
A + A = A	5-1
A . A = A	6-1
$A + \bar{A} = 1$	7-1
$A . \bar{A} = 0$	8-1
A.(B+C) = AB + AC	9–1
A + BC = (A + B)(A + C)	10-1
A + AB = A	11-1
A ( A + B ) = A	12-1

الطرف الأيسر:

$$A + BC = 1 + (0.1) = 1 + (0) = 1$$

الطرف الأيمن:

$$A + B C = (A + B) \cdot (A + C)$$

 $\overline{A}$ .  $\overline{B} = \overline{1.0} = \overline{0} = 1$ 

4- تعرف النظريتان 21 ، و 22 بنظريات دى مورجان De Morgan's theorems ويمكن إثباتها بفرض حالة لمتغيرين فقط ( A ، و B ) ، ثم تعميم النتيجة لعدة متغيرات ، فمن جدول الحقيقة (1-1) نحصل على العلاقتين :

$$\overline{A.B.}$$
–  $\overline{A}$ +  $\overline{B}$  (1-9)

$$\overline{A+B} = \overline{A}.\overline{B}$$
 (1-10)

Α	В	Ā	$\bar{\mathbf{B}}$	ĀĖ	Ā+B	A + B	Ā. B
0	0	1	1	1	1	1	1
0	1	1	0	1	1	0	. 0
1	0	0	1	1	1	0	0
1	1	0	0	0	0	0	0

وبفرض أن A = 1، و B = 0 يمكن إثبات العلاقة (1-9) كالآتى :

الطرف الأيس:

 $\overline{A} + \overline{B} = \overline{1} + \overline{0} = 0 + 1 = 1$ 

 $\overline{A.B} = \overline{A} + \dots$ 

والآن نفرض العملية NAND لها 3 مداخل ، فيكون :

 $\overrightarrow{ABC} = (\overrightarrow{AB})\overrightarrow{C}$ 

وباستخدام العلاقة (1-9) يكون:

 $\overline{ABC} = (\overline{AB}) + \overline{C}$ 

وباستخدام العلاقة (1-9) للمقدار ( $\overline{A.B}$ ) يكون :

 $\overline{A.B.C.} - \overline{A} + \overline{B} + \overline{C}$ 

(1-11)

بالمثل:

وبالمثل نفرض العملية NOR لها 3 مداخل ، فيكون :

 $\overline{A + B + C} = \overline{(A.B) + C}$ 

وباستخدام العلاقة (1-10) يكون:

 $\overline{A+B+C} = \overline{(A+B)}.\overline{C}$ 

وباستخدام العلاقة (1-10) للمقدار ( $\overline{A+B}$ ) يكون :

 $\overline{A + B + C} = \overline{A} \cdot \overline{B} \cdot \overline{C}$  (1-12)

وأيضا يمكن تعميم النتائج السابقة لعدة متغيرات .

ويمكن تحقيق أى مسألة منطقية بمجموعة من العبارات ، والتى يمكن تمثيلها بدلالة معادلة تسمى المعادلة المنطقية Logic equation ، أو يمكن تمثيل هذه العبارات بدلالة جدول الحقيقة ، كما يمكن تحقيق المعادلة المنطقية بتصميم دائرة منطقية تستخدم البوابات المذكورة أنفا .


وعامة يمكن تبسيط Simplify ، أو إختصار Minimize المعادلة المنطقية ، مما قد يؤدى هذا إلى تقليل عدد البوابات المستخدمة ، أو تقليل عدد المداخل المطلوبة للبوابات أو كليهما معا ، وسوف يتم دراسة هذه التقنية في الفصل الخامس ، إلا أننا سوف نتناول المثال التالى الذي يبين تحقيق أو تصميم دائرة منطقية لمعادلة منطقية.

# : (1−1) ئال

مطلوب تصميم دائرة منطقية للمعادلة المنطقية الآتية :

$$Y = (\bar{A}.B) + (A.\bar{B})$$
 (1-13)

الحل:



يتم الحصول على الجزء الأول من المعادلة وهو :  $(\overline{A} . \overline{B})$  من إدخال المتغير A على بوابة NOT للحصول على خرج  $\overline{A}$  ثم إدخال المتغيرين  $\overline{A}$  ،  $\overline{B}$  على بوابة AND ، أما الجزء الثاني من المعادلة وهو  $(\overline{A} . \overline{B})$  يتم الحصول عليه من إدخال المتغير  $\overline{B}$  على بوابة NOT للحصول على خرج  $\overline{B}$  ثم إدخال المتغيرين  $\overline{B}$  ،  $\overline{B}$  على بوابة  $\overline{B}$  ،  $\overline{A}$  على بوابة  $\overline{B}$  ،  $\overline{B}$  على الخرجين  $\overline{B}$  ،  $\overline{B}$  ،  $\overline{B}$  على بوابة  $\overline{B}$  ،  $\overline{B}$  على الخرج المطلوب  $\overline{B}$  .


# 1-7 أمثلة لبوابات دائرة تكاملية :

جميع الدوال المنطقية التي تم تناولها في هذا الفصل موجودة تجاريا على شكل دوائر تكاملية ICs .

# 1-7-1 شريحة الدائرة النكاملية 7400:

عبارة عن 4 بوابات NAND متماثلة ، كل منها بمدخلين ومخرج واحد فتشغل بالتالى 12 طرف أو رجل ، وبإجمالى 14 طرف Pin ، ومرتبة كما هو مبين فى شكل (1-15) ، ويلزم لتشغيل هذه الشريحة جهد تغذية مستمر قدرة . $V_{\rm c}$  و الأرضى  $V_{\rm c}$  و الأرضى  $V_{\rm c}$  و الأرضى  $V_{\rm c}$  .

ولتحديد أرقام أرجل الدوائر التكاملية المختلفة ، نجعل التجويف النصف دائرى الجانبي جهة اليسار ، وتكون أول رجل من هذه الجهة من أسفل هي الرجل رقم1 ، ويستمر العد للأرجل في عكس إتجاه عقارب الساعة .



شكل (1-11) المخطط الوظيفي للشريحة 7400


مفاهيم إساسية

35

# 1-7-2 شريحة الدائرة النكاملية 7402:

الفصل الأول

عبارة عن 4 بوابات NOR متماثلة ، كل منها بمدخلين ومخرج واحد ، وبإجمالى 14 طرف ، ومرتبة كما هو مبين في شكل (1-1) ، ويتم تشغيل هذه الشريحة بنفس طريقة تشغيل الشريحة 7400 .




شكل (1-16) المخطط الوظيفي للشريحة 7402

# 1-7-3 شريحة الدائرة التكاملية 7404:

عبارة عن 6 بوابات NOT متماثلة ، تشغل 12 رجل، وبإجمالي 14 رجل، ومرتبة كما هو مبين في شكل (1-1)، ويتم تشغيل هذه الشريحة بنفس طريقة تشغيل الشريحة 7400.

ويبين جدول (1-11) أمثلة لبعض الدوائر المتكاملة المتاحة ، ويتم الحصول على المعلومات الخاصة بتوصيلات نهاياتها وخواصها الكهربية ... إلخ من كتالوجاتها .



شكل (1-17) المخطط الوظيفي للشريحة 7404

### \* وفي نهاية الفصل يمكننا القول:

بأنه تمت مناقشة المفاهيم الأساسية للأنظمة الرقمية ، كما تم التعامل مع هذه المفاهيم ببساطة شديدة .

### جدول (1-11)

المو اصفات	رقم الشريحة
4 بو ابات NAND كل منها بمدخلين	7400
4 بوابات NOR كل منها بمدخلين	7402
6 بوابات NOT	7404
4 بو ابات AND كل منها بمدخلين	7408
3 بوابات NAND كل منها بـــ 3 مداخل	7410
3 بوابات AND كل منها بـــ 3 مداخل	7411
بوابتین NAND کل منها بـــ 4 مداخل	7420
بوابتین AND کل منها بــ 4 مداخل	7421

# تدريبات

# تدریب (1-1):

أى من الأنظمة التالية تناظرى، وأيها رقمى:

أ- عداد الضغط.

ب- عداد اليكتروني يقوم بعد الأشخاص المتوافدين على أحد المسارح.

ج- الترمومتر الطبي.

د- الآلة الحاسبة الإليكترونية.

ه- جهاز الراديو الترانزيستور.

و – مفتاح الكهرباء المعتاد.


### تدریب (1-2):

في الدوائر الموضحة في شكل (1-18)، يمكن أن يكون أي من المفاتيح في وضع 1) مغلق أو (0) مفتوح ومما يسبب إضاءة اللمبة (1) ON أو إطفائها (0) OFF.

أ- ناقش كل التكوينات المحتملة للمفتاحين في كل الدوائر، وحدد إضاءة اللمبة (1) ON، أو اطفائها (0) OFF المناظر لكل تكوين.

ب- مطلوب تمثيل المعلومات التي تم الحصول عليها بجداول حقيقة.

ج- مطلوب إسم العملية التي تمثلها كل دائرة ؟




شكل (1-18) دوائر تدريب (1-2)

مفاهيج إساسية	الفصل الأول
3 بوابات NOR كل منها بــ 3 مداخل	7427
بوابة NAND بــ 8 مداخل	7430
4 بوابات OR كل منها بمدخلين	7432
4 بو ابات EX-OR	74386 67486
بوابة NAND بـــ 13 مدخل	74133
4 بوابات EX-OR أو EX-NOR	74135
بوابتین NOR بے 5 مداخل	74260

# تدریب (1–3) :

الفصل الأوك

إوجد العلاقة بين دخول وخرج البوابات الموضحة في شكل (1-11)، وما إسم العملية التي تمثلها كل دائرة ؟



شكل (1-19) دوائر تدريب (1-3)

# تدریب (1-4):

أكتب جدول الحقيقة لدوائر الشكلين (1-7)، و(1-9) وتحقق من النتائج الموجودة.

# تدريب (1–5) :

أى من العبارات الآتية تمثل بوابات AND أو OR، أو NAND أو NOR:

أ- كل الدخول منخفضة LOW، ويكون الخرج عاليا HIGH.

ب- يكون الخرج عالياً HIGH، إذا كان وكان فقط كل الدخول عالية HIGH.

ج- يكون الخرج منخفضاً LOW، إذا كان وكان فقط كل الدخول عالية HIGH.

د- يكون الخرج منخفضاً LOW، إذا كان وفقط كل الدخول منخفضة LOW.

# تدریب (1–6) :

في العلاقة التالي :  $\overline{AB} + \overline{AB} = Y$  مطلوب الآتي:

أ- كتابة جدول الحقيقة.

ب- تسمية العملية التي تعبر عنها العلاقة.

ج- تحقيق العملية باستخدام بوابات AND، و OR، و NOT.

د- تحقيق العملية باستخدام بو ابات NAND فقط.

### تدریب (1-7) :

إثبت باستخدام نظريات بوليان الجبرية المعادلة التالية:

 $\overline{A}BC + A\overline{B}C + AB\overline{C} + ABC = AB + BC + CA$ 

### تدریب (1-8):

حقق كلا من الطرف الأيمن والطرف الأيسر من المعادلة المذكورة في التدريب السابق باستخدام بوابات AND، و OR، و NOT، وحدد ما يتم توفيره بمقارنة الطرفين (بمقارنة عدد البوابات، وعدد الأطراف).

# تدریب (1-9) :

حقق الصيغة التالية باستخدام EX-OR:

 $Y = A \oplus B \oplus C \oplus D$ 

### تدریب (10-1):

أحسب عدد النهايات للشرائح التي تحمل الأرقام الآتية:

. 7486 ، 7432 ، 7427 ، 7420 ، 7411 ، 7410 ، 7408 ، 7404 ، 7402

### تدريب (1-11) :

عبر عن المستويات المنطقية للدائرتين الاتيتين بالنظام الثنائي (1 أو 0):

أ- 0.4 ٧ ، و 20.

ب− 0.75 v ، و 1.55 v

### تدريب (1-12) :

أكتب جدول الحقيقة لبوابات 3 مداخل الآتية:

أ- بوابة AND. ب- بوابة OR. ج- بوابة NAND. د- بوابة NOR.

### تدریب (1-13) :

برهن المعادلات التالية:

 $A \oplus B = \overline{A} \oplus \overline{B}$ 

 $\overline{A \oplus B} = A \oplus \overline{B} = \overline{A} \oplus B$ 

 $B \oplus (B \oplus A.C) = A.C$ 



- äດງລັດ 1-2
- न्नान्त्री। देवाना 2-2
- 2-8 गिल्मीव गिंगीको प्रिकटील
- 2-4 نمثيل الإعداد الثنائية
- 2-5 الممليات الحسابية في النظام الثنائين
- ्रिंगुर्गी। प्रवस्य ब्रुवामिं मिर्गिष्ट्र प्रमुश्नि । शिंगुर्गि
  - 2-7 النظام الثماني الإعداد
  - 2-8 गिसीव गिर्माणक भेषेत् शिभ्हांट
    - 9-2 الشفرات الرقمية

#### 1-2 مقدمة:

كلنا على علم بنظام الأعداد المعتاد ، والذي يعتمد على تكوينات من الأرقام التالية:

0، 1، و2، و3، و4، و5، و6، و7، و8، و 9.

ويُعرف هذا النظام بـــ"النظام العشرى للأعداد" Decimal number system ويكون أساس هذا النظام هو العدد 10، فالرقم 1982.365 مثلاً مكون من عدد صحيح هو: 1982، وعدد كسرى هو: 0.365 ، ويفصل بينهما مايسمى بالعلامة العشرية Decimal (.).

كما تستخدم أنظمة أخرى لتمثيل الأعداد مثل: النظام الثنائي للأعداد السداسي ، number system والنظام الثماني للأعداد Octal number system ، والنظام السداسي عشر للأعداد المعداد المعداد المعداد الأعداد هذه في الأنظمة الرقمية، مما يحتم بصفة أساسية ضرورة دراستها، حيث أن دراستها تسهل من فهم وتحليل وتصميم الأنظمة الرقمية.

وكما درسنا في الفصل الأول أن الدوائر الرقمية بصفة عامة تستخدم الإشارات الثنائية Binary signals، كما أن عمل هذه الأجهزة يتطلب إدخال بيانات تحمل معلومات بالأرقام وبالحروف بالإضافة إلى بعض العلامات الخاصة ، ومن هنا كان لابد من تحويل هذه المعلومات (والتي يمكن أن تكون على أي شكل) إلى شكل ثنائي مناسب قبل معالجتها في الدوائر الرقمية، ولتحقيق هذا تحدث عملية تشفير ثنائي مناسب قبل معالجتها في الدوائر الرقمية، المعلومات باستخدام تكوينات من الأحاد 1's والأصفار 0's مع استخدام جداول التشفير هذه المعلومات باستخدام تكوينات من

ويوجد العديد من طرق التشفير، وكل منها يناسب الغرض الذى من أجله تم تصميم النظام الرقمى، كما أنه من الممكن استخدام العديد من هذه الطرق فى نظام رقمى واحد حيث تستخدم كل طريقة فى تنفيذ عملية معينة، كما يمكن من الضرورى تحويل بيانات من شفرة إلى شفرة، وعلى هذا فإن دراسة دوائر تحويل الشفرة Code converter circuits شئ ضرورى.

### 2-2 أنظمة الأعداد :

فى أى نظام من أنظمة الأعداد، يوجد مجموعة من الأرقام Digits، بالإضافة الى عدد من القواعد التى يلزم تعريفها لتنفيذ العمليات الحسابية مثل عمليات الجمع، والطرح، والضرب ... إلخ، ويؤدى تجميع هذه المجموعة من الأرقام إلى تكوين العدد نفسه، والذى يكون عامة مكون من جزئين: عدد صحيح، وعدد كسرى، وبينهما مايسمى برقم القاعدة (.)، ويمكن التعبير عن هذا العدد بالعلاقة:

$$(N)_b = d_{n-1}d_{n-2}...d_1...d_1 d_0 . d_{-1} d_{-2} ... d_{-m}$$
(2-1)

حيث :

N .. قيمة العدد نفسه .

b .. أساس نظام الأعداد المستخدم (عشرى أو ثنائي أو ... ).

n .. عدد أرقام العدد الصحيح.

m .. عدد أرقام العدد الكسرى.

(.).. رقم القاعدة.

وكل خانة لأى رقم داخل العدد تكون لها أهمية وبما يعرف بالوزن Weight، ويمكن توضيح ذلك من جدول (2-1) الآتى:

جدول (2-1)

مثال		وزن صحيح	الرموز المستخدمة	الأساس	نظام الأعداد
1011.11	1/2 <sup>f</sup>	2 <sup>i</sup>	0، و 1	2	ثنائي
3567.25	1/8 <sup>f</sup>	8 <sup>i</sup>	0 ، 1، و 2، و 3، و 4، و 5، و 6، و 7.	8	ثمانی
3974.57	1/10 <sup>f</sup>	10 <sup>i</sup>	0، 1، و 2، و 3، و 4، و 5، و 6، و7، و8، و 9.	10	عشری
3FA9.56	1/16 <sup>f</sup>	16 <sup>i</sup>	0، 1، و2، و3، و4، و5، و6، و7، و8، و 9، و A، و B، و C، و C، و F.	16	السداسي

2-3 النظام الثنائي للأعداد:

نظام الأعداد ذو الأساس 2 يعرف بالنظام الثنائي للأعداد system ويسمى ويستخدم في تمثيل الأعداد في هذا النظام رقمين فقط هما: 1، و0، ويسمى كل منهما "بت" Bit .

ويبين جدول (2-2) العد في النظام الثنائي للأعداد والعد المناظر في نظام الأعداد العشرى، ويسمى الرقم في أقصى يسار العدد ( $(B_3)$ ) ب. "بت التأثير الأكبر" (Most Significant Bit (MSB)، بينما يسمى الرقم في أقصى يمين العدد ( $(B_0)$ ) ب. "بت التأثير الأصغر" (Least Significant Bit (LSB)، ويمكن إضافة أي عدد مكون من أصفار  $(C_3)$ 0 إلى العدد الثنائي بدون إحداث أي تغيير في قيمته.

وفى النظام الثنائى للأعداد تسمى مجموعة العدد المكونة من 4-بت، مثل العدد: 1101 بـ "نيبل" Nibble، بينما تسمى مجموعة العدد المكونة من 8-بت مثل العدد: 11000101 بـ "بايت" Byte.

جدول (2-2)

العدد الثنائي				العدد العشرى	
B <sub>3</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>	D <sub>1</sub>	$D_0$
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	0	2
0	0	1	1	0	3
0	1	. 0	0	0	4
. 0	1	0	1	0	5
0	1	1 .	0	0	6
0	1	1	1	0	7
1	0	0	0	0	8
1	0	0	1	0	9
1	0	1	0	1	0
1	0	1	1	. 1 .	1
1	1	0	0	1	2
1	1	0	1	1	3
1	1	1	0	1	4
1	1	1	1	1	5

# 2-3-1 النَّحُويِلُ مِنَ النَّظَامِ الثَّنَائِي إِلَى النَّظَامِ العَشْرِي :

يمكن تحويل أى عدد فى النظام الثنائى إلى عدد مكافئ فى النظام العشرى، وذلك باستخدام الأوزان المناسبة لكل بت حسب موقعه، كما هو موضح فى جدول (1-2).

### مثال (1-2) :

إوجد العدد في النظام العشري المكافئ للعدد 2(11111) في النظام الثنائي. الحل:

يكون العدد المكافئ هو:

$$= 1 \times 2^{4} + 1 \times 2^{3} + 1 \times 2^{2} + 1 \times 2^{1} + 1 \times 2^{0}$$

$$= 16 + 8 + 4 + 2 + 1$$

$$= (31)_{10}$$

وعامة يكون وضع الرقم 2 أو الرقم 8 أو الرقم 10 أو الرقم 16 فى أسفل يمين نهاية العدد للتعبير عن النظام الذى يمثله هذا العدد ، فالعدد  $_{2}$ ( 0 0 0 1 ) يمثل عدد فى النظام الثنائى ، و لا يمثل عدد قيمته ألف و المعروف فى النظام العشرى .

# مثال (2-2) :

إوجد العدد في النظام العشرى المكافئ للأعداد الثنائية الآتية :

أ- 110101 ب- 101101 ج- 11111111 د- 000000

الحل:

$$(110101)_2 = 1 \times 2^5 + 1 \times 2^4 + 0 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0$$
  
= 32 + 16 + 0 + 4 + 0 + 1  
=  $(53)_{10}$ 

-, ,

$$(101101)_2 = 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0$$
  
= 32 + 0 + 8 + 4 + 0 + 1  
=  $(45)_{10}$ 

ج-

$$(11111111)_2 = 1 \times 2^7 + 1 \times 2^6 + 1 \times 2^5 + 1 \times 2^4 + 0 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0$$
  
= 128 + 64 + 32 + 16 + 8 + 4 + 2 + 1  
= (255)<sub>10</sub>

-,

$$(000000)_2 = 0 \times 2^5 + 0 \times 2^4 + 0 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 0 \times 2^0$$
  
=  $(0)_{10}$ 

# مثال (3-2) :

عين العدد في النظام العشرى المكافئ للأعداد الآتية في النظام الثنائي :

الحل:

-1

$$(101101.10101)_2 = 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1$$
  
  $+ 1 \times 2^0 + 1 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} + 0 \times 2^{-4} + 1 \times 2^{-5}$   
  $= 32 + 0 + 8 + 4 + 0 + 1$   
  $+ 1/2 + 0 + 1/8 + 0 + 1/32$   
  $= (45.65625)_{10}$ 

\_\_\_

$$(1100.1011)_2 = 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 0 \times 2^0 + 1 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} + 1 \times 2^{-4}$$
  
= 8 + 4 + 0 + 0 + 1/2 + 0 + 1/8 + 1/16  
= (12.6875)<sub>10</sub>

ج-

$$(1001.0101)_2 = 1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1}$$
  
  $+ 1 \times 2^{-2} + 0 \times 2^{-3} + 1 \times 2^{-4}$   
  $= 8 + 0 + 0 + 1 + 0 + 1/4 + 0 + 1/16$   
  $= (9.3125)_{10}$ 

-2

$$(0.10101)_2 = 0 \times 2^0 + 1 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} + 0 \times 2^{-4} + 1 \times 2^{-5}$$
  
=  $0 + 1/2 + 0 + 1/8 + 0 + 1/32$   
=  $(0.65625)_{10}$ 

# 2-3-2 النَّحويل من النظام العشري إلى النظام الثنائي :

يمكن تحويل أي نظام أعداد عشرى إلى نظام أعداد ثنائي كالآتي:

### 1- الأعداد الصحيحة:

توجد طرق مختلفة لتحويل الأعداد الصحيحة في النظام العشري إلى أعداد ثنائية، ومن أهم هذه الطرق هي القيام بالقسمة المتتابعة على الأساس (حيث يتم إجراء قسمة العدد باستمرار على 2) والإحتفاظ بباقي القسمة Remainder سواء أكان هذا المتبقى 1 أو 0 في مسار عمودي، ويكون العدد الصحيح ممثلا بالنظام الثنائي للأعداد لـ 1,5 و 0,5 المتبقية بترتيبها من أسفل لأعلى، أو بكلام آخر نعتبر أول باقي قسمة الأول هو الرقم الأقل أهمية أي الرقم الملاصق للعلامة العشرية، أما آخر باقي قسمة يكون الرقم الأكثر أهمية أي الذي له أكبر وزن موضعي.

### 2- الأعداد العشرية:

يتم إجراء عملية ضرب متتالى فى 2، والإحتفاظ بالرقم الموجود على يسار العلامة العشرية سواء أكان هذا الرقم 1 أو 0 فى مسار عمودى، مع الإستمرار فى عملية الضرب للكسر فقط (بدون الواحد فى حالة وجوده) حتى الوصول لناتج مساوى للصفر، أو الإكتفاء بالتقريب إلى أى عدد من عمليات الضرب، ويكون العدد العشرى ممثلا بالنظام الثنائى للأعداد لـ 1، و 0,5 المتبقية بترتيبها من أعلى لأسفل.

\* ويمكن توضيح طريقة تحويل الأعداد العشرية إلى أعداد ثنائية في الأمثلة التالية.

### مثال (4-2) :

حول العدد 10 (13) إلى العدد المكافئ في النظام الثنائي للأعداد.

#### الحل:

هذا العدد صحيح ، فيتم إجراء قسمة العدد باستمرار على 2، والإحتفاظ بباقى القسمة سواء أكان هذا المتبقى 1 أو 0 في مسار عمودي كالآتى:

### مثال (2-5) :

حول العدد  $_{10}$ ( 0.65625 ) إلى العدد المكافئ في النظام الثنائي للأعداد.

الفصل الثاني

الحل:

هذا العدد كسرى، فيتم إجراء عملية الضرب باستمرار فى 2، والإحتفاظ بالرقم الناتج على يسار العلامة العشرية سواء أكان هذا الرقم 1 أو 0 فى مسار عمودى كالآتى:

 $(0.65625)_{10} = (0.10101)_2$ 

مثال (2-6) :

حول الأعداد التالية إلى العدد المكافئ في النظام الثنائي للأعداد:

 $(0.6875)_{10}$  ج $^{-1}$  (25.5)<sub>10</sub> (25.5)

الحل:

**:**( 25.5)<sub>10</sub> −∫

\* العدد الصحيح 25:

$$1 - \frac{1}{2} = \frac{3}{2}$$

$$1 - 0 = 0$$
 ويتبقى  $0 = 1/2$ 

$$(1\ 1\ 0\ 0\ 1)_2 = (25)_{10}$$
 و يكون

\* العدد الكسر ي 0.5 :

1.0 = 2 x 0.5 ويتم الإحتفاظ بالرقم 1 ·

ويكون :

$$\cdot$$
 (0.1)<sub>2</sub> = (0.5)<sub>10</sub>

وفي النهاية يكون :

$$(25.5)_{10} = (11001.1)_2$$

: ( 10.625)<sub>10</sub> -ب

\* العدد الصحيح 10:

$$0.02$$
 و يتبقى  $0.00$   $\rightarrow 1$  الأَنْو أَهْمِهِ  $0.0$ 

$$(1010)_2 = (10)_{10}$$
: و يكون

\* العدد العشرى 0.625 :

1.25 = 2 x 0.625 ويتم الإحتفاظ بالرقم 1 ·

وعامة يستخدم بت إضافي على يسار العدد يمثل إشارة العدد، حيث يعبر البت 0 عن العدد الموجب، بينما حيث يعبر البت 1 عن العدد السالب، فمثلا العدد  $_{2}$ (01000100) مكون من 8 بت وهو يمثل العدد بإشارته، حيث يدل 0 الموجود على يسار العدد بأنه عدد موجب، أما مقدار العدد نفسه فيكون ممثلا بالسبع بتات المتبقية  $_{2}$ ( 1000100 )، ويكون هذا العدد مساويا في النظام العشرى:  $_{10}$ (  $_{68}$  )، وفي النهاية نقول أن تمثيل العدد 2(01000100) بالإشارة والمقدار يكون عدداً موجباً قيمته  $_{00}$  (68)، وعلى الجانب الآخر يمثل العدد  $_{2}$ (11000100) عدداً بإشارته ومكون من 8 بت، حبث بدل البت 1 الموجود على يسار العدد بأنه عدد سالب، ويكون مقدار العدد ممثلا بالسبع بتات المتبقية 2(1000100) في النظام العشرى مساويا: 10( 68 ) ، وفي النهاية نقول أن تمثيل العدد 2(11000100 ) بالإشارة والمقدار يكون عدداً سالباً قيمته 10 (68 -)، ويسمى هذا التمثيل للأعداد بـ "التمثيل بالإشارة والمقدار" Sign-magnitude representation، ويجب على مستخدم النظام الثنائي للأعداد الإهتمام بنوع التمثيل للعدد الذي يتعامل معه .

### مثال (2-7) :

لحسب قيمة المكافئة في النظام العشري للأعداد التالية والممثلة بطريقة "التمثيل بالإشارة والمقدار:

ج- 0111 د- 1111. رے 001000 101100 -

الحل:

أ- 101100: بت الإشارة الموجود في يسار العدد يعنى أنه عدد سالب، وتكون قيمة العدد 01100 هي: 10(12) وتكون قيمة العدد المكافئة في النظام العشرى:

$$(101100)_2 = (-12)_{10}$$

ب- 001000: بت الإشارة 0 الموجود في يسار العدد، يعنى أنه عدد موجب ، وتكون قيمة العدد 01000 هي: 10(8) وتكون قيمة العدد المكافئة في النظام العشرى:

$$(001000)_2 = (+8)_{10}$$

ج- بالمثل تكون قيمة العدد المكافئة في النظام العشرى للعدد 0111 هي:

$$(0111)_2 = (+7)_{10}$$

 $0.5 = 2 \times 0.25$  ويتم الإحتفاظ بالرقم

1.00 = 2 x 0.5 ويتم الإحتفاظ بالرقم 1 .

 $(0.101)_2 = (0.625)_{10}$  : ویکون

وفي النهاية يكون:

 $(10.625)_{10} = (1010.101)_2$ 

الأنظمة العددية والشفراك

: ( 0.6875 )<sub>10</sub> ->

\* العدد الكسر ي 0.6875 :

1.375 = 2 x 0.6875 ويتم الإحتفاظ بالرقم 1 ·

0.375 = 2 x 0.375 ويتم الإحتفاظ بالرقم 0 .

1.5 = 2 x 0.75 ويتم الإحتفاظ بالرقم 1 .

1.00 = 2 x 0.5 ويتم الإحتفاظ بالرقم 1 . مه الأمَّل أهمي

و پکون:

 $(0.6875)_{10} = (0.1011)_{2}$ 

# 2-4 مُثبل الأعداد الثنائية :

# Sign-magnitude النمثيل بطريقة الاشارة والمقدار 1-4-2

من المعروف أنه في النظام العشرى للأعداد يتم استخدام العلامة (+) للتعبير عن العدد الموجب، بينما تستخدم العلامة (-) للتعبير عن العدد السالب، وفي الغالب لاتكتب الإشارة الموجبة للتعبير عن العدد الموجب، أو بمعنى آخر فإن عدم وجود إشارة بجانب العدد يعني أن هذا العدد موجب، وهذا التمثيل للأعداد يعرف بـ "الأعداد ذات الإشارة"، وكما ذكرنا أن الأعداد في النظام الثنائي يتم التعبير عنها من خلال رقمين فقط هما: 1 و 0، وعلى هذا يلزم التعبير عن إشارة العدد كعدد موجب أو سالب (+ أو -) في هذا النظام من خلال هذين الرمزين: 1 و 0 أيضاً.

الفصل الثانى الثانى

د- كما تكون قيمة العدد المكافئة في النظام العشرى للعدد 1111 هي:

 $(1111)_2 = (-7)_{10}$ 

# 2-4-2 النمثيل مكمل الواحد:

إذا أستبدل كل 1 ب 0، وكل 0 ب 1 في النظام الثنائي للأعداد، فيسمى العدد الناتج بمكمل الواحد One's complement للعدد الأساسى، وفي الحقيقة يعتبر كلا العددين مكملان لبعضهما، فحيثما كان أحدهما موجباً يكون الآخر سالباً، مع الإحتفاظ بنفس قيمة العدد، فعلى سبيل المثال العدد  $_{10}(010)$  يكافئ  $_{10}(010)$  بينما العدد  $_{10}(010)$  في هذا التمثيل يكافئ  $_{10}(010)$ ، وهذه الطريقة في التمثيل تعتبر من الطرق الواسعة الاستخدام، وفيها أيضا يعبر البت 0 الموجود على يسار العدد عن العدد الموجب ، بينما يعبر البت 1 عن العدد السالب.

### مثال (2-8) :

اوجد مكمل الواحد لأعداد النظام الثنائي التالية:

أ - 0100111001 ب - 11011001

الحل:

أ- مكمل الواحد للعدد: 0100111001 ... هو 1011000110.

ب- مكمل الواحد للعدد: 11011010 ... هو 00100101.

### مثال (2-9) :

مطلوب تمثيل الأعداد التالية على شكل مكمل الواحد:

أ- 7+ ، و 7- ب- 8 + ، و 8 - ج- 15 + ، و 15 - ،

الحل:

 $(-7)_{10} = (1000)_2$ : أ $(-7)_{10} = (0111)_2 = (011$ 

 $\cdot (-8)_{10} = (10111)_2$ : هو  $\cdot (-8)_{10} = (01000)_2$  بـ  $\cdot (-8)_{10} = (01000)_2$ 

 $-(-15)_{10} = (10000)_2$  : ومكمل الواحد للعدد هو  $-(-15)_{10} = (01111)_2$ 

\* من الأمثلة السابقة يلاحظ أن العدد في النظام الثنائي للأعداد والمكون من عدد n بت، نجد فيه أن أقصى عدد موجب يمكن تمثيله بطريقة مكمل الواحد يمكن التعبير عنه من العلاقة: ( $1 - 1^{-1} 2$ )، بينما أقصى عدد سالب يمكن التعبير عنه من العلاقة: ( $1 - 1^{-1} 2$ ).

# 2-4-3 مُثِيلُ مُكملُ الْإِثْنَينَ :

يتم الحصول على تمثيل مكمل الإثنين 2's complement للعدد، بإضافة 1 إلى مكمل الواحد 1's complement التعدد، فمثلا إذا كان 0101 عدد في النظام الثنائي الأعداد ( وهو عدد موجب قيمته 5+ )، فيكون تمثيل مكمل الواحد له هو 1010 (وهو عدد سالب قيمته 5-) وبإضافة 1 إلى مكمل الواحد للعدد يصبح الناتج 1011، أي أن تمثيل مكمل الإثنين للعدد 1010 هو 1011 ( وهو يمثل عدد سالب قيمته 5-)، ويعنى وجود 0 على يسار العدد في هذا التمثيل أن هذا العدد موجب، وليضا يعنى وجود 1 على يسار العدد أن هذا العدد سالب، ويكون أقصى عدد موجب يمكن تمثيله بطريقة مكمل الإثنين يمكن التعبير عنه من العلاقة: ( 1 - 1-1 2 )، بينما أقصى عدد سالب يمكن التعبير عنه من العلاقة: ( 1 - 1-1 2 )، بينما أقصى عدد سالب يمكن التعبير عنه من العلاقة : ( 1 - 1-1 2 )، بينما أقصى

ويبين جدول (2-3) طرق التمثيل بإشارة ومقدار العدد، ومكمل الواحد، ومكمل الإثنين لأعداد يتكون كل منها من 4-بت، ويلاحظ من الجدول أن أعلى رقم موجب هو 0111 وهو = 8 - عند استخدام 4-بت في تمثيل مكمل الإثنين، كما يلاحظ أن مكمل الإثنين لمكمل الإثنين لعدد هو العدد نفسه.

### جدول (2-3)

العدد العشرى	الإشارة والمقدار	مكمل الواحد	مكمل الإثنين
0	0000	0000	0000
1	0001	0001	0001
2	0010	0010	0010
3	0011	0011	0011
4	0100	0100	0100
5	0101	0101	0101
6	0110	0110	0110
7	0111	0111	0111
-8	-	-	1000
-7	1111	1000	1001.
-6	1110	1001	1010
-5	1101	1010	1011
-4	1100	1011	1100
-3	1011	1100	1101
-2	1010	1101	1110
-1	1001	1110	1111
-0	1000	1111	-

### مثال (10-2) :

ڪي وحود 🕽 🛪

\* SO AN

إحسب مكمل الإثنين للأعداد:

أ - 01001110 ب - 01001110

الجل:

- أ- مكمل الواحد للعدد 01001110 هو 10110001، ويكون مكمل الإثنين بإضافة 1 اليه، أي يكون: 10110010.
- ب- مكمل الواحد للعدد 00110101 هو 11001010، ويكون مكمل الإثنين بإضافة 1
   اليه، أي يكون: 11001011.

# \* ومن الأمثلة عالية يلاحظ مايلى:

- (1) إذا كان بت التأثير الأصغر LSB هو:1، فيمكن الحصول على مكمل الإثنين عمم باستبدال كل 1 بـ 0، وكل 0 بـ 1 عدا بت التأثير الأصغر LSB فيظل كما هو.
- (2) إذا كان بت التأثير الأصغر LSB هو: 0، فيمكن الحصول على مكمل هم الإثنين بالإبقاء على مكونات العدد من بت التأثير الأصغر LSB إلى بت التأثير الأكبر MSB كما هي حتى ظهور أول 1 ثم يتم بعدها عملية إستبدال كل 1 بـ 0، وكل 0 بـ 1.

### مثال (11-2) :

إوجد مكمل الإثنين للأعداد:

أ- 01100100 ب- 10010010 ج- 11011000 د- 1100100

الحل:

من الملاحظتين السابقتين يكون مكمل الإثنين كالتالى:

10010010	ب-العدد	01100100	أ–العدد
01101110	مكمل الإثنين	10011100	مكمل الإثنين
01100111	د-العدد	11011000	ج-العدد
10011001	مكمل الإثنين	00101000	مكمل الإثنين

### مثال (12-2) :

مطلوب تمثيل العدد 10(17-) بالطرق الثلاث التي تم دراستها.

الحل:

لتمثیل العدد  $_{10}(17+)$  بطریقة إشارة قیمة العدد یکون أقل عدد من البتات هی 6، أی:  $_{10}(17+) = _{2}(010001)$ ، ومنه یکون:

أ- تمثيل العدد 1(17-) بطريقة الإشارة والمقدار يكون: 2(110001) ·

ب- وبطريقة مكمل الواحد يكون: 2(101110)·

ج- وبطريقة مكمل الإثنين يكون: 2(101111).

# 2-5 العمليات الحسابية في النظام الثنائي :

كلنا على علم بالعمليات الحسابية Arithmetic (الجمع والطرح والضرب، والقسمة) في النظام العشرى، ويمكن إجراء نفس العمليات في النظام الثنائي للأعداد، ولا نخفي أن إجراء هذه العمليات في النظام الثنائي للأعداد أبسط بكثير من مثيلتها في النظام العشرى، لأنها تشمل رمزين فقط هما: 1 و 0.

# 2-5-1 الجمع في النظام الثنائي للأعداد:

فى النظام الثنائى للأعداد وعند إجراء عمليات الجمع Addition، يتم إتباع القواعد الأساسية التالية:

أ- عند إضافة 0 إلى 0 ينتج 0.

ب- عند إضافة 1 إلى 0 ينتج 1.

ج- عند إضافة 0 إلى 1 ينتج 1.

د- عند إضافة 1 إلى 1 ينتج 0، ويتبقى 1 يسمى محمول Carry، يتم إضافته (كما يحدث في نظام الأعداد العشرى) إلى خانة العدد الأعلى درجة.

ويمكن تلخيص هذه القواعد كالمبين في جدول (2-4)

جدول (2-4)

الناتج النهائي	المحمول	المجموع	العامل الثاني	العامل الأول
0	0	0	0	0
1	0	1	1	0
1	0	1	0	1
10	1	0	1	1

مثال (13-2) :

إجمع الأعداد في النظام الثنائي الآتية:

أ- 1111 + 0101 -ب 1100 + 1011 -أ

الحل:

أ- يتم إجراء عملية الجمع:

1011

1100 + كالتالى:

الخانة الأولى: 1+0=1، الخانة الثانية: 1+0=1، الخانة الثالثة: 0+1=1، الخانة الأربعة: 1+1=0 ويتبقى محمول 1 ينقل للخانة الخامسة، ويكون خارج الجمع: 10111

ب- يتم إجراء عملية الجمع:

0101

+1111 كالتالي:

1111 كالناني.

الخانة الأولى: 1 + 1 = 0 ، ويتبقى محمول 1 ينقل للخانة الثانية.

الخانة الثانية: محمول 1 يضاف إلى 0 + 1 فيكون الناتج 0 ويتبقى محمول 1 ينقل للخانة الثالثة.

الخانة الثالثة: محمول 1 يضاف إلى 1 + 1 فيكون الناتج 1 ويتبقى محمول 1 ينقل للخانة الرابعة.

الخانة الرابعة: محمول 1 يضاف إلى 0 + 1 فيكون الناتج 0 ويتبقى محمول 1 ينقل للخانة الخامسة .

وبذلك يكون خارج الجمع: 10100

# مثال (2-14):

إجرى عملية جمع الأعداد في النظام الثنائي الآتية:

01101010

+ 00001000

+ 10000001

الحل:

الخانة الأولى: 0 + 0 + 1 + 1 = 0 ويتبقى محمول 1 ينقل للخانة الثانية ،

الخانة الثانية: محمول 1+1+0+0+1=1 ويتبقى 1 ينقل للخانة الثالثة .

الخانة الثالث: محمول 1+0+0+0+0=0 ويتبقى 1 ينقل للخانة الرابعة .

الخانة الرابعة: محمول 1 + 1 + 1 + 0 + 1 = 0 ويتبقى 2 محمول 1 ينقل للخانة الخامَسة.

الخانة الخامسة: محمول 1 + 1 + 0 + 0 + 0 + 0 + 1 = 1 ويتبقى محمول 1 بنقل للخانة السادسة .

الخانة السادسة: محمول 1 + 1 + 0 + 0 + 1 = 1 ويتبقى محمول 1 ينقل للخانة السابعة .

الخانة السابعة : محمول 1+1+0+0+1=1 ويتبقى محمول 1 ينقل للخانة الثامنة.

الخانة الثامنة : محمول 1+0+0+1+1=1 ويتبقى محمول 1 ينقل للخانة الثامنة .

وبذلك يكون خارج الجمع : 111110010

\* من المثال عالية بالحظ مايلي:

(1) إذا كان عدد الآحاد 1's المضافة في الخانة الواحدة زوجية، فيكون مجموع البتات الكلي مساويا 0، أما إذا كان عددها فردى فيكون مجموع البتات الكلي مساويا1.

(2) كل زوج من الأحاد 1's في الخانة الواحد ينتج محمول 1 carry يتم إضافته للخانة التالية .

# 2-5-2 الطرخ في النظام الثنائي للأعداد :

عند إجراء عمليات الطرح Subtraction في النظام الثنائي للأعداد يتم إتباع القواعد الأساسية التالية:

أ- عند طرح 0 من 0 ينتج 0 .

ب- عند طرح 0 من 1 ينتج 1 .

ج- عند طرح 1 من 1 ينتج 0 .

د- طرح 1 من 0 ينتج 1 ، ويتم إستعارة Borrow 1 ( كما يحدث في نظام الأعداد العشري ) من الخانة الأعلى من العدد .

ويمكن تلخيص هذه القواعد كالمبين في جدول (5-2) جدول (5-2)

الإستعارة	الفرق	المطروح	المطروح منه
0	0	0	0
1	1	1	0
0	1	0	1
0	0	1	1

# مثال (15-2) :

إطرح العدد 0110 من العدد 1011

الحل:

يتم إجراء عملية طرح:

1011

0110 – كالتالي

الخانة الأولى: 1 مطروحا منه 0 ينتج 1، الخانة الثانية: 1 مطروحا منه 1 ينتج 0، الخانة الثالثة: 0 مطروحا منه 1 ينتج 1، ويتم إستعارة 1 من الخانة الرابعة والتي تصبح 0، الخانة الرابعة: 0 مطروحا منه 0 ينتج 0.

ويكون ناتج الطرح: 0101 .

# 2-5-3 الضرب في النظام الثنائي للأعداد:

الضرب Multiplication في النظام الثنائي للأعداد يشبه الضرب في نظام الأعداد العشري، ويتم إتباع القواعد الأساسية التالية:

أ- عند ضرب 0 في 0 ينتج 0 .

ب- عند ضرب 0 في 1 ينتج 0 .

ج- عند ضرب 1 في 1 ينتج 1 .

ويمكن توضيح عملية الضرب في المثال التالي .

### مثال (16-2) :

قم بعملية الضرب الآتية:

1101 x 1001 −ĺ

الحل:

يتم إجراء عملية الضرب كما يتم في نظام الأعداد العشرى كالتالي:

 $\begin{array}{r}
1001 \\
\times 1101 \\
\hline
1001 \\
0000 \\
1001 \\
11011
\end{array}$ 

الضرب الجزئية وذلك للحصول على ناتج الضرب الكلى .

وفى الدوائر الرقمية تتم عملية الضرب بالإضافات المتكررة لكل عمليات

# 2-5-4 القسمة في النظام الثنائي للأعداد:

القسمة Division في النظام الثنائي للأعداد تشبه القسمة في نظام الأعداد العشري، ويتبين ذلك من المثال التالي .

# مثال (17-2) :

قم بعملية القسمة الآتية:

1001 ÷ 1110101 -

الحل:

ويكون خارج القسمة : 1 1 0 1

# 2-6 العمليات الحسابية بطريقة مكمل الإثنين:

تستخدم الدوائر المنطقية في تحقيق العمليات الحسابية الثنائية، ومن الممكن استخدام الدوائر التي صممت لأداء عمليات الجمع في إجراء عمليات الطرح أيضا وذلك عندما نتمكن من تحويل مسألة الطرح إلى جمع، وحيث يؤدى هذا المفهوم إلى الإستغناء عن إضافة دوائر أخرى لإجراء عمليات الطرح، أو بالأحرى فإن

1110

وعلى هذا تستخدم طريقة مكمل الإثنين التي تمت مناقشتها في القسم 2-4-3.

# 2-6-1 الطرح باسنخدام طريقة مكمل الاثنين:

يتم إجراء هذه العملية بإضافة العدد المطروح منه إلى مكمل الإثنين للعدد المطروح ، فإذا نتج في النهاية محمول 1 فيتم إهماله وتكون البتات المتبقية هي الحل وتكون الإجابة موجبة (في هذه الحالة كان المطروح منه أكبر من المطروح)، أما إذا نتج في النهاية محمول 0 فتكون البتات المتبقية هي الحل وهو إجابة سالبة (في هذه الحالة كان المطروح منه أصغر من المطروح) وتكون الإجابة هنا على شكل مكمل الإثنين .

# د (**18-2**) د مثال

الفصل الثاني

مطلوب إجراء عملية الطرح باستخدام مكمل الإثنين للعمليتين:

- 7 - 5

الحل:

 $(0111)_2 = (+7)_{10}$ 

 $(1101)_2 = (-5)_{10}$  : ومنه  $(5)_{10} = (+5)_{10}$  ، ومنه

ويكون مكمل الواحد له: 1010 ، ومنه مكمل الإثنين: 1011

وبإجراء عملية الجمع يكون :

0111

الأنظمة العددية والشفراك

1011+

10010

وبإهمال محمول الأيسر 1 نحصل على الإجابة وهى: 0 1 0 0 والتي تعادل (+2)

 $\psi$  - المطروح منه:  $_{10}(5+) = _{2}(0101)$ 

 $(1111)_2 = (-7)_{10}$  : ومنه  $(7+)_2 = (+7)_{10}$  ، ومنه

ويكون مكمل الواحد له: 1000 ، ومنه مكمل الإثنين: 1001

وبإجراء عملية الجمع يكون:

0101 0101 1001+

ويكون محمول النهائي ٥، ونحصل على الإجابة وهي:

 $(-2)_{10}$  : أي: أي:  $(2)_{10}$  أي:  $(2)_{10}$  أي:  $(2)_{10}$  أي:  $(2)_{10}$ 

# 2-6-2 الجمع أو الطرخ في تمثيل مكمل الاثنين:

الجمع والطرح فى نظام الأعداد الثنائية ذات الإشارة يمكن أن يؤدى باستخدام تمثيل مكمل الإثنين، وهذه الطريقة الأكثر شيوعا عند إجراء هذه العمليات باستخدام الدوائر الرقمية والعالجات الدقيقة.

### مثال (19-2) :

تحقق من العمليات الحسابية التالية باستخدام طريقة مكمل الإثنين:

$$23 - 48 = -25$$
  $-1$   $48 - 23 = +25$   $-1$ 

وباستخدام رموز مكونة من B-Bit.

الحل:

تمثيل مكمل الإثنين للعدد (48 +) هو 00110000.

النظهة العددية والشفراك

1011000 وهو تمثيل للعدد (48-)

1 1 1 0 1 0 0 1 + 1 1 1 0 1 0 0 1 وهو تمثيل مكمل الإثنين للعدد (23-)

1 10111001

وبإهمال محمول الأيسر يكون الناتج 10011101 على شكل مكمل الإثنين ، ويكون مكمل الواحد هو 00011101، ومنه يكون العدد في النظام الثنائي :

1 1 1 0 0 0 1 1 و هو يعادل (71 -)

\* ويلاحظ من المثال السابق مايلى:

(1) إذا كان طرفى العملية مختلفى الإشارة، يتم الحصول على النتيجة باستخدام قاعدة الطرح بمكمل الإثنين الموضحة في القسم السابق 2-6-1.

(2) إذا كان طرفى العملية متشابهى الإشارة، فيتم مقارنة إشارة بت التأثير الأعلى (MSB) للناتج بإشارة البت لطرفى العملية، ففى حالة تشابهها تكون النتيجة صحيحة وفى شكل مكمل الإثنين (كما فى الجزء د من المثال)، أما فى حالة إختلافهما فيعنى هذا وجود مشكلة فى العملية الحسابية، أى يكون استخدام بتات الثمانية بتات غير ملائم، حيث يلزم تفسير النتيجة بطريقة مناسبة أكثر، وتكون النتيجة فى هذه الحالة مكونة من 9 بتات، أى محمول و8 بتات، وبحيث يعطى محمول إشارة العدد.

# 2-7 النظام الثماني للأعداد:

نظام الأعداد ذو الأساس 8 يعرف بالنظام الثماني للأعداد Octal number system ، ويستخدم لتمثيل الأعداد في هذا النظام 8 أرقام هي: 0 و 1 و 2 و 8 و 5 و 6 و

وكما في نظامي الأعداد العشرى والثنائي يمكن أن يكون العدد في النظام الثماني مكون من جزء صحيح أو من جزء كسرى أو من كليهما معاً، وبينهما نقطة (.) تسمى نقطة ثمانية Octal point، ولكل موقع في العدد الثماني وزنه النوعي، فالعدد (6327.4051) يمكن حساب قيمته في نظام الأعداد العشري كالتالي:

تمثيل مكمل الإثنين للعدد (48 -) هو 11010000.

تمثيل مكمل الإثنين للعدد (23 +) هو 00010111.

تمثيل مكمل الإثنين للعدد (23 -) هو 11101001.

ؤيكون:

: (48 – 23) –ĺ

00110000

- 11101001 وهو تمثيل لمكمل الإثنين للعدد 23

1 00011001

وبإهمال محمول الأيسر 1 نحصل على الإجابة وهى : 1 0 0 1 1 0 0 0 والتي تعادل  $_{10}(25+)$ .

ب- (23 – 48)

00010111

1 1 0 1 0 0 0 0 0 + 1 1 و هو تمثيل مكمل الإثنين للعدد 48 -

11100111

ونحصل على الإجابة وهى:

1 1 1 0 0 1 1 1 وهي على شكل مكمل الإثنين والتي تعادل <sub>2</sub>(10011001) ، أي : <sub>10</sub>(25 -)

ج- (23) - 48

 $0 \; 0 \; 1 \; 1 \; 0 \; 0 \; 0 \; 0$ 

1 1 1 0 1 0 0 0 0 + وهي تمثل العدد <sub>10</sub>(23 -) - أي <sub>10</sub>(23)+

 $0 \; 1 \; 0 \; 0 \; 0 \; 1 \; 1 \; 1 \\$ 

ونحصل على الإجابة المباشرة للمسألة :  $_{2}(11100010)$  وتعادل  $_{10}(71+)$ 

: (-48-23) = (-48) + (-23) - \( \)

4.000 8 x 0.500 ويتم الإحتفاظ بالرقم 4، ويتبقى 0.000.

ويكون:

 $(0.6875)_{10} = (0.54)_8$ 

: ( 3287.5100098)<sub>10</sub> -ج

\* العدد الصحيح 3287 :

410 = 3287/8 ويتبقى .....

2..... = 51 ويتبقى = 410/8

3..... 6 = 51/8

6.... = 0 = 6/8

 $(6327)_8 = (3287)_{10}$  ویکون

\* العدد الكسر ي 0.5100098 :

4.0800784 = 8 x 0.5100098 ويتم الإحتفاظ بالرقم 4.

0.0800784 = 8 x 0.0800784 ويتم الإحتفاظ بالرقم 0 .

5.1250176 = 8 x 0.6406272 ويتـــم الإحتفاظ بالرقم 5

1.0001408 = 8 x 0.1250176 ويتم الإحتفاظ بالرقم 1 ·

ويكون:

 $(0.4051)_8 = (0.5100098)_{10}$ 

وفى النهاية يكون :

 $(3287.5100098)_{10} = (6325.4051)_8$ 

ويلاحظ أن تحويل العدد الكسرى ربما يكون غير دقيق، إلا أنه يمكن الحصول على القيمة المكافئة التقريبية بالضربx 8 حتى حد معين.

2-7-1 النحويل من النظام الثماني إلى النظام الثنائي :

يتم التحويل من النظام الثماني للأعداد إلى النظام الثنائي للأعداد، وذلك بتحويل كل رقم من العدد الثماني إلى عدد ثنائي مكافئ مكون من 3-بت، فالعدد (16)

 $(6327.4051)_{8} = 6 \times 8^{3} + 3 \times 8^{2} + 2 \times 8^{1} + 7 \times 8^{0} + 4 \times 8^{-1}$   $+ 0 \times 8^{-2} + 5 \times 8^{-3} + 1 \times 8^{-4}$  = 3072 + 192 + 16 + 7 + 4/8 + 0 + 5/512 + 1/4096  $= (3287.5100098)_{10}$ 

أى أن:

 $(6327.4051)_{8} = (3287.5100098)_{10}$ 

الانظمة العددية والشفرات

وباتباع الإجراء السابق يمكن تحويل أى عدد بالنظام الثمانى للأعداد إلى عدد بنظام الأعداد العشرى أى تحويل عدد بأساس 8 إلى عدد بأساس 10 ، كما أن التحويل من نظام الأعداد العشرى إلى النظام الثمانى للأعداد يشبه التحويل من نظام الأعداد العشرى إلى النظام الثنائى للأعداد مع إختلاف واحد وهو أن الرقم 8 يستخدم بدلا من الرقم 2 .

## مثال (20-2) :

حول الأعداد الآتية في النظام العشري إلى النظام الثماني:

 $(3287.5100098)_{10}$  ج $^{-}$   $(0.6875)_{10}$   $^{-}$   $(247)_{10}$   $^{-}$ 

الحل:

:(247)<sub>10</sub> -أ

العدد الصحيح 247 : 247 = 30 ويتبقى .....

8/8 = 30

3..... = 0 ويتبقى 3/8

ويكون:

 $(247)_{10} = (367)_8$ 

ب- (0.6875)10 -ب

العدد الكسرى 0.6875:

5.500 = 8 x 0.6875 ويتم الإحتفاظ بالرقم 5.

مكون من رقمين هما 1 و 6 فيتم تمثيل الرقم 1 بعدد ثنائى مكافئ مكون من 3-بت هو: 001، بينما يتم تمثيل الرقم 6 بعدد ثنائى مكافئ مكون من 3-بت هو: 110، وفى النهاية يكون:

 $(16)_8 = (001\ 110)_2$ 

ويوضح جدول (2-6) الأعداد في نظامي الأعداد الثنائي والثماني والمكافئة للأعداد في نظام الأعداد العشري من العدد 0 إلى العدد 15.

## مثال (21-2) :

حول <sub>8</sub>(736) إلى رقم ثنائي مكافئ .

الحل:

من جدول (2-6) نجد أن العدد الثنائي المكافئ للأرقام 7، و 3، و 6 في النظام الثماني هي: 111 و 011 و 110 على الترتيب، وعلى هذا يكون:

 $(736)_8 = (111\ 011\ 110)_2$ 

#### جدول (2-6)

العدد الثنائي	العدد العشرى	العدد الثماني		
000	0	0		
001	1	1		
010	2	2		
011	3	3		
100	4	4		
101	5	5		
110	6	6		
111	7 :	7		
001 000	8	10		
001 001	9	11		
001 010	10	12		
001 011	11	13		
001 100	12	14		
001 101	13	15		
001 110	14	16		
001 111	15	17		

2-7-2 النَّحُوبِكُ مِنَ النَّطَامِ الثَّنَائِي إِلَّى النَّطَامِ الثَّمَانِي:

يمكن تحويل العدد من النظام الثنائي للأعداد إلى العدد المكافئ في النظام الثماني للأعداد ، وذلك بتقسيم العدد إلى مجموعات ثلاثية (أى كل مجموعة مكونة من 3-بت)، إبتداء من النقطة الثمانية ومن بت التأثير الأصغر LSB والتحرك لليسار في إتجاه بت التأثير الأعلى MSB، وذلك فيما يخص العدد الصحيح، أما فيما يخص العدد الكسرى فيتم أيضا تقسيم العدد إلى مجموعات ثلاثية إبتداءً من النقطة الثمانية العدد الكسرى والتحرك يمينا، وفي كلتا الناحيتين يتم إستبدال كل مجموعة بما يساويها في النظام الثماني، ويتضح هذا في المثال التالى.

## مثال (22-2) :

حول 2(1001110) إلى النظام الثماني .

الحل:

بتطبيق الطريقة المذكورة أنفا يتم تقسيم العدد كالتالى :

 $(1001110)_2 = (001\ 001\ 110)_2$ =  $(1\ 1\ 6)_8$ =  $(116)_8$ 

## مثال (23-2) :

حول  $_{2}(0.10100110)$  إلى النظام الثماني .

الحل:

 $(0.10100110)_2 = (0.101\ 001\ 100\ )_2$ =  $(0.5\ 1\ 4\ )_8$ =  $(0.514)_8$ 

#### مثال (24-2) :

حول الأعداد التالية من النظام الثنائي إلى النظام الثماني:

#### مثال (25-2) :

مطلوب إضافة <sub>8</sub>(23) إلى <sub>8</sub>(67).

الحل:

يتم تحويل الأعداد أو لا من النظام الثماني إلى النظام الثنائي كالآتي:

 $(23)_8 = (010\ 011)_2$ 

 $(67)_8 = (110 111)_2$ 

ثم إضافة العددين باستخدام قواعد الإضافة المعروفة في النظام الثنائي ويكون حاصل الجمع:  $_2$ ( 000 000 1)، ثم إضافة صغرين إلى عدد الطرف الأيسر فيصبح حاصل الجمع:  $_2$ ( 001 001 000 )، وهو مايعادل :  $_3$ (112)

## مثال (23–26) :

مطلوب طرح: 8(37) من 8(53).

الحل

 $(53)_8 = (00101011)_2$ - $(37)_8 = + (11100001)_2$ 

**73** 

وهو مكمل الإثنين للعدد 8(37)

 $\overline{(14)_8} = 100\ 001\ 100$ 

حيث يتم إهمال المحمول 1 الموجود على اليسار.

## 2-7-4 نطبيقات النظام الثماني للأعداد:

فى الأنظمة الرقمية يكون مطلوب إدخال أعداد ثنائية كما يكون مطلوباً عرض نتائج معينة ، ويكون من غير المناسب إدخال مجموعات طويلة من الأعداد الثنائية حيث يمكن أن تحدث أخطاء ، ولهذا السبب تستخدم الأعداد الثمانية فى إدخال البيانات الثنائية وعرض معلومات معينة ، وعلى هذا فإن معرفة نظام الأعداد الثمانية هام جدا حتى يتم الإستفادة الفعالة من المعالجات الدقيقة والدوائر الرقمية الأخرى .

فعلى سبيل المثال نجد أن العدد الثنائي 011111110 يمكن تذكره بسهولة عند تحويله إلى عدد ثماني هو 376 ، وكما يمكن إدخاله كعدد 376 باستخدام مفاتيح

11001110001.000101111001 -

ب- 1011011110.11001010011

ج- 111110001.10011001101

الحل:

: 11001110001.000101111001 -

 $(011\ 001\ 110\ 001\ .\ 000\ 101\ 111\ 001\ )_2 = (3161.0571\ )_8$ 

ب- 1011011110.11001010011 :

( 001 011 011 110 . 110 010 100 110 )<sub>2</sub> = ( 1336.6246 )<sub>8</sub>

: 111110001.10011001101 <del>-</del>

 $(111\ 110\ 001\ .\ 100\ 110\ 011\ 010\ )_2 = (761.4632\ )_8$ 

ويلاحظ أنه في بعض الأحيان يكون مطلوباً أن تكون كل مجموعة من هذه المجموعات الطرفية (يسار المجموعة التي على أقصى اليسار في العدد الصحيح، ويمين المجموعة التي على أقصى اليمين في العدد الكسرى) مكونة من 3-بتات، لذا يتم إضافة أصفار 5°0 إليها .

## 2-7-2 العمليات الحسابية في النظام الثماني للأعداد:

لاتختلف قواعد إجراء العمليات الحسابية في النظام الثماني للأعداد، عنها في نظام الأعداد العشرى أو الثنائي، وعامة لا يتم تنفيذ العمليات الحسابية في النظام الثماني للأعداد باستخدام التمثيل الثماني نفسه بينما يستخدم هذا النظام العددي في إدخال مجموعات طويلة من بيانات ثنائية في نظام رقمي مثل الحاسب الدقيق، وعامة تجرى العمليات الحسابية في النظام الثماني للأعداد بتحويل الأعداد الثمانية إلى مجموعات من الأعداد ثنائية ثم تطبيق القواعد المعروفة عند إجراء العمليات الحسابية في النظام الثنائي للأعداد.

ويلاحظ من الجدول أن هناك 16 مجموعة كل منها من 4-بت للأعداد الثنائية وكل عدد يتم إدخاله للحاسب على شكل مجموعة من 4-بت للأعداد الثنائية، ويلزم تحويل الأعداد (قبل معالجتها بواسطة الدوائر الرقمية) إلى الشكل الثنائي باستخدام دوائر خاصة تعرف باسم المحولات من نظام الأعداد السداسي عشر إلى نظام الأعداد الثنائي Hexadecimal-to-binary converters.

## 2-8-1 النَّحويك من النظام السياسي عشر إلى النظام العشري:

يمكن تحويل الأعداد في نظام الأعداد السداسي عشر إلى أعداد بنظام الأعداد العشري كما هو موضح في الأمثلة التالية.

## د (27-2) د مثال

أوجد العدد المكافئ في النظام العشري للعدد 16(2F).

#### الحل:

$$(3A.2F)_{16} = 3 \times 16^{1} + 10 \times 16^{0} + 2 \times 16^{-1} + 15 \times 16^{-2}$$
  
=  $48 + 10 + 2/16 + 15/256$   
=  $(58.1836)_{10}$ 

أي أن:

 $(3A.2F)_{16} = (58.1836)_{10}$ 

وربما يكون العدد الكسرى المكافئ غير دقيق ، ولهذا يمكن أن تكون هناك نسبة خطأ صغيرة .

# 2-8-2 النَّحويك من النظام العشري إلى النظام السياسي عشر:

التحويل من نظام الأعداد العشرى إلى نظام الأعداد السداسي عشر يشبه التحويل من نظام الأعداد العشرى إلى النظام الثنائي للأعداد مع إختلاف واحد وهو أن الرقم 16 يستخدم بدلا من الرقم 2.

بطريقة ما ، وحيث أن الدوائر الرقمية تعالج فقط 1's و 0's فيلزم تحويل الأعداد الثمانية (قبل معالجتها بواسطة الدوائر الرقمية ) إلى الشكل الثنائي باستخدام دوائر خاصة تعرف باسم المحولات من الثماني للثنائي Octal-to-binary converters .

# 2-8 النظام السداسي عشر للأعداد:

نظام الأعداد السداسي عشر من أنظمة الأعداد المفضلة في استخدامات الحواسب، ويكون أساسه 16 مما يتطلب 16 رمز بصفة مميزة لتمثيل الأعداد في هذا النظام حيث يتم تمثيل النظام بأرقام من 0 إلى 9، وحروف هجاء من A إلى الإعداد وهنا أستخدمت الأرقام والحروف ومن هذا جاءت تسمية هذا النظام بنظام الأعداد الهجائي العددي Alphanumeric number system، ويوضح جدول (2-7) الأعداد في هذا النظام من 0 إلى 15 والمكافئ الثنائي، والسداسي عشر لها.

جدول (2-7)

العدد الثنائي	العدد العشرى	العدد السداسي عشر		
0000	0	0		
0001	1	1		
0010	2	2		
0011	3	3		
0100	4	4		
0101	5	5		
0110	6	6		
0111	7	7		
1000	8	8		
1001	9	9		
1010	10	Α		
1011	11	В		
1100	12	С		
1101	13	D		
1110	14	E		
1111	15	F		

الفصل الثاني

الانظمة العددية والشفراك

 $(675.625)_{10} = (2A3.A)_{16}$ 

وربما يكون تحويل العدد الكسرى غير دقيق، إلا أنه يمكن الحصول على القيمة المكافئة التقريبية بالضرب x 16 حتى حد معين .

## 2-8-3 النَّحُويِكُ مِنَ النَّظَامِ السَّاسِي عَشَرَ إِلَّى النَّظَامِ الثَّنَانِي:

يمكن التحويل من نظام الأعداد السداسي عشر إلى نظام الأعداد الثنائي، وذلك بتحويل كل رقم من العدد إلى عدد ثنائي مكافئ مكون من 4-Bit.

## مثال (29-2) :

حول  $_{16}$ (2F9A) إلى رقم ثنائى مكافئ .

الحل:

من جدول (2-7) نجد أن العدد الثنائي المكافئ للرموز 2 و F و A في النظام 16 هي : 0010 و 1111 و 1001 و 1010 على الترتيب ، وعلى هذا يكون :

 $(2F9A))_8 = (0010\ 1111\ 1001\ 1010)_{16}$ 

 $=(0010111110011010)_{16}$ 

 $=(10111110011010)_{16}$ 

## 2-8-4 النحويل من النظام الثنائي إلى النظام السياسي عشر:

يمكن تحويل العدد من النظام الثنائي للأعداد إلى العدد المكافئ في نظام الأعداد السداسي عشر، وذلك بتقسيم العدد إلى مجموعات رباعية (أى كل مجموعة مكونة من 4-بت) إبتداء من بت التأثير الأصغر LSB والتحرك في إتجاه بت التأثير الأكبر MSB أي لليسار وذلك فيما يخص العدد الصحيح، أما فيما يخص العدد الكسرى فيتم أيضا تقسيم العدد إلى المجموعات الرباعية من بعد النقطة الكسرية والتحرك يمينا، ثم إستبدال كل مجموعة بما يساويها في النظام السداسي عشر.

### مثال (2-30):

حول كل من الأعداد الثنائية التالية إلى نظام الأعداد بأساس 16:

دثال (28-2) :

حول الأعداد الآتية في النظام العشري إلى نظام الأعداد بأساس 16:

الحل:

: (95)<sub>10</sub> −ĺ

العدد الصحيح 95 : 95/16 = 5 ويتبقى ......15

$$5 - 0 = 5/16$$

ويكون:

 $(95)_{10} = (5F)_{16}$ 

: (675.625)<sub>10</sub> –ب

\* العدد الصحيح 675 :

675/16 = 42 ويتبقى ......3

10 = 2 ویتبقی 2 = 42/16

2.... = 0 ويتبقى 0 = 2/16

ويكون:

 $(675)_{10} = (2A3)_{16}$ 

\* العدد الكسرى 0.625 :

10.00000 = 16 x 0.625 ويتم الإحتفاظ بالرقم 10

ويكون :

 $(0.625)_{10} = (.A)_8$ 

وعلى هذا يكون :

الفصل الثاني

.10100110101111 -

ب- 0.00011110101101 -ب

ج- 11001110001.000101111001

د- 1011011110.11001010011 -

ه- 111110001.10011001101 -

الحل:

بتطبيق الطريقة المذكورة أنفا يكون العدد:

—ĺ

 $(10100110101111)_2 = (0010\ 1001\ 1010\ 1111)_2$ =  $(2\ 9\ A\ F\ )_{16}$ =  $(29AF)_{16}$ 

 $(0.00011110101101)_2 = (0.0001\ 1110\ 1011\ 0100)_2$ =  $(0.1\ E\ B\ 4\ )_{16}$ 

 $= (0.1EB4)_{16}$ 

ج-

 $(11001110001.000101111001)_2 = (0110\ 0111\ 0001.0001\ 0111\ 1001)_2$ =  $(6\ 7\ 1\ .1\ 7\ 9\ )_1$ 

 $=(671.179)_{16}$ 

 $(1011011110.11001010011)_2$ 

 $= (0010\ 1101\ 1110.1100\ 1010\ 0110)_2$ 

 $= (2 D E . C A 6 )_{16}$ 

 $= (2DE.CA6)_{16}$ 

 $(111110001.10011001101)_2$ 

= (0001 1111 0001.1001 1001 1010)<sub>2</sub>

 $= (1 \quad F \quad 1 \quad .9 \quad 9 \quad A )_{16}$ 

 $= (1F1.99A)_{16}$ 

ويلاحظ أن المجموعات التي يتم تكوينها يكون مطلوبا إضافة أصفار ٥٠٥ في كل من يسار المجموعة التي على أقصى اليسار في العدد الصحيح، ويمين المجموعة التي على أقصى اليمين في العدد الكسري.

## 2-8-2 النَّحُويِكُ مِنَ النَّظَامِ السَّاسِي عَشَرِ إِلَّى النَّظَامِ الثَّمَانِي والعكس :

يمكن تحويل الأعداد من نظام الأعداد السداسي عشر إلى عدد في نظام الأعداد الثماني والعكس، بتحويل هذا العدد إلى العدد المكافئ له في النظام الثنائي ثم التحويل إلى النظام الآخر كما سيتضح في الأمثلة التالية.

## مثال (31-2) :

حول الأعداد التالية من نظام الأعداد السداسي عشر إلى نظام الأعداد الثماني:

أ- A72E ب O.BF85

#### الحل:

أ- يتم تحويل العدد من النظام السداسي عشر إلى العدد المكافئ له في النظام الثنائي كالتالي:

\_\_\_

A72E =  $(1010\ 0111\ 0010\ 1110)_2$ =  $(1010011100101110)_2$ 

يتم تحويل العدد من النظام الثنائي إلى العدد المكافئ له في النظام الثماني كالتالي:

مثال (2-33) :

مطلوب إضافة <sub>16</sub> (7F) إلى BA)<sub>16</sub> .

يتم تحويل الأعداد أولا من نظام الأعداد السداسي عشر إلى النظام الثنائي كالآتى:

 $(7F)_{16} = (011111111)_2$ 

 $(BA)_{16} = (10111010)_2$ 

ثم إضافة العددين باستخدام قواعد الإضافة المعروفة في النظام الثنائي ويكون خارج الجمع: 2(100111001) أي:

(139)16: مايعادل (0001 0011 1001)2

مثال (2-34) :

مطلوب إجراء عمليات الطرح الآتية:

 $(C0)_{16}$  من  $(7A)_{16}$  ب  $(3F)_{16}$  من  $(5C)_{16}$ 

الحل:

 $(3F)_{16} = (001111111)_2$ 

وهو مكمل الإثنين للعدد 16(5C)  $-(5C)_{16} = + (10100100)_2$ 

وهو يمثل مكمل الإثنين للناتج 11100011  $(-1D)_{16} =$ 

ويكون الناتج في النظام الثنائي :  $_{10}(10111000)$  ، أي :  $_{10}(10)$ 

 $(C0)_{16} =$  $(10000000)_2$ 

 $-(7A)_{16} = + (10000110)_2$ وهو مكمل الإثنين للعدد 16(7A)

 $(46)_{16} = 101000110$ 

الأنظمة العددية والشفراك

 $(1010011100101110)_2 = (001\ 010\ 011\ 100\ 101\ 110)_2$  $= (1 \ 2 \ 3 \ 4 \ 5 \ 6)_{8}$  $= (123456)_8$ 

ب- بالمثل:

الفصل الثاني

 $0.BF85 = (0.1011\ 1111\ 1000\ 0101)_2$  $= (0.10111111110000101)_2$  $= (0.101\ 111\ 111\ 000\ 010\ 100)_2$  $= (0.5 \quad 7 \quad 7 \quad 0 \quad 2 \quad 4)_2$  $= (0.577024)_8$ 

مثال (2-2) :

حول العدد 8(247.36) من النظام الثماني إلى نظام الأعداد السداسي عشر .

الحل:

 $(247.36)_8 = (010\ 100\ 111.011\ 110)_2$  $= (010100111.011110)_2$  $= (0000\ 1010\ 0111.0111\ 1000)_2$  $= (0 A 7 .7 8)_{16}$  $= (A7.78)_{16}$ 

## 2-8-6 العمليات الحسابية في نظام الأعداد السياسي عشر:

قواعد إجراء العمليات الحسابية في نظام الأعداد السداسي عشر لاتختلف عنها في نظام الأعداد العشري أو الثنائي أو الثماني ، وحيث أن العمليات الحسابية يتم تنفيذها في الأنظمة الرقمية بنظام الأعداد الثنائية فإن يتم أو لا تحويل الأعداد في نظام الأعداد السداسي عشر إلى أعداد في النظام الثنائي ثم تطبيق القواعد المعروفة عند إجراء العمليات الحسابية في النظام الثنائي للأعداد ، وسيتضح ذلك في الأمثلة التالية.

## 2-9-2 الشفرة BCD الطبيعية :

درسنا كيفية تمثيل عدد عشرى بالبتات في النظام الثنائي ، فنجد مثلا أن :  $(10.625)_{10} = (1010.101)_2$ 

ونلاحظ أنه ليس من السهل أن نعرف العدد العشري المقصود بمجرد نظرتنا إلى العدد الثنائي المكافئ ، إذ أننا نحتاج لبعض الوقت لإجراء العملية الحسابية المطلوبة للتحويل وللتغلب على ذلك تم تصميم شفرة ثنائية تعرف باسم شفرة "النظام العشرى ذو الكود الثنائي" (Binary Coded Decimal (BCD ، وفيها يتم تشفير الأعداد في النظام العشري من 0 إلى 9 بقيمها المكافئة الثنائية الطبيعية باستخدام 4-بت لكل رقم على حدة ، فباستخدام هذه الشفرة يتم تمثيل العدد العشرى 10(23) حيث يتم تمثيل الرقم 2 بقيمته المكافئة باستخدام 4-بت ، أي 0010 كما يتم تمثيل الرقم 3 بقيمته المكافئة باستخدام 4-بت ، أي 0011 ، فتحصل في النهاية على تمثيل العدد فى هذا النظام على الشكل (0010 0011) وليس 2(10111) ، ومن هنا نجد أننا في حاجة إلى عدد من البتات Bits لتمثيل العدد العشرى باستخدام هذه الشفرة تزيد عن عدد البتات المطلوبة لتمثيل نفس العدد باستخدام الشفرة الثنائية المباشرة Straight Binary Code ، وعلى الرغم من هذه النقطة السلبية إلا أن هذه الشفرة تعد من الشفرات المناسبة والمفيدة في عمليات الدخل والخرج في الأنظمة الرقمية.

وتعرف هذه الشفرة أيضا بشفرة (1-2-4-8) ، حيث تمثل هذه الأرقام 8 ، و 4 ، و 2 ، و 1 أوزان البتات Bits المكونة للرقم العشرى الواحد ، ومن هنا تعتبر هذه الشفرة من الشفرات ذات الميزان Weighted ، كما يمكن بواسطتها تنفيذ العمليات الحسابية كما سيناقش مستقبلاً ، ويوضح جدول (2-8) شفرات الـ BCD للأعداد في النظام العشري من 0 إلى 9 .

### :Excess-3 0 1 3 - 9 - 2

وهذا شكل آخر من شفرة BCD والذي يتم فيه – كما عرفنا – تشفير كل رقم عشرى بـ 4-بت، ويتم الحصول على شفرة الرقم العشرى في هذه الشفرة بإضافة العدد العشرى 3 لكل شفرة عدد من شفرات BCD، فمثلا معروف أن الرقم العشرى 2 في شفرة BCD يكون 0010، وبإضافة العدد العشرى 3 عليه يصبح 0101 في شفرة

الفصل الثاني الأنظمة العددية والشفراك

ويكون الناتج في النظام الثنائي: 2(0110 0100 1)، أي: 16(46) حيث يتم إهمال المحمول 1 في الطرف الأيسر.

\* كما يمكن تأدية عمليات الضرب والقسمة في نظام الأعداد السداسي عشر، وذلك بتمثيل العدد أو لا بالنظام الثنائي ثم إجراء العمليات طبقا للقواعد المتبعة، ثم تحويل الناتج ثانية إلى العدد في نظام الأعداد السداسي عشر.

# 2-9 الشفرات الرقمية:

من المعروف أن الحواسب والدوائر الرقمية تقوم بالتعامل مع البيانات باستخدام التشكيل الثنائي Binary format، ويوجد العديد من اشكال الشفرات الثنائية Codes المستخدمة في تمثيل البيانات وهي إما شفرات رقمية أو شفرات هجائية أو شفرات برموز خاصة، وعلى الرغم من أنه يتم تمثيل المعلومات بالشكل الثنائي في جميع هذه الشفرات، إلا أنه يمكن ترجمة هذه المعلومات الثنائية طالما تم معرفة هذه الشفرة، فمثلا العدد الثنائي 1000001 يمثل العدد 65 (كعدد عشري) في الشفرة الثنائية المباشرة، ويمثل العدد 41 في شفرة BCD، كما أنه يمثل الحرف A في شفرة ASC11، ولهذا يجب على المستخدم أن يكون حريصا على معرفة الشفرة المستخدمة في التشكيل الثنائي عند تفسير المعلومات المعالجة، كما تستخدم الشفرات أيضا في كشف الأخطاء وتصحيحها في الأنظمة الرقمية.

والأن سوف يتم التطرق إلى بعض الشفرات الشائع استخدامها.

## 2-9-1 الشفرة الثنائية اطباشرة:

تستخدم الشفرة الثنائية المباشرة Straight Binary Code في تمثيل الأعداد في تشكيل النظام الثنائي المباشر، والذي تم مناقشته في القسم (2-3)، وحيث يتم تنفيذ العديد من العمليات الحسابية في هذا التشكيل.

ويوضح جدول (2-8) الشفرات الثنائية المختلفة للأعداد العشرية من 0 إلى

## 4-9-2 شفرة Gray :

وهى من الشفرات المفيدة جدا حيث يتم تمثيل العدد العشرى على الشكل الثنائى باستخدام 4-بت بأسلوب بحيث يختلف فيه شكل العدد المشفر عن العدد المشفر السابق له ببت واحد فقط، فمثلا العدد العشرى 5 بشفرة Gray يكون: 0111، بينما العدد العشرى 6 بشفرة Gray يكون: Gray يكون: 0101، بينما العدد العشرى 6 بشفرة Gray يكون: 1101، بينما (الخانة الثانية من اليمين)، وأيضا العدد العشرى 9 بشفرة Gray يكون: 1101، بينما العدد العشرى 10 بشفرة Gray يكون: 1111، فنجد أن العددين مختلفين في بت واحد (الخانة الثانية من اليمين) وهذه الشفرة ليست من الشفرات ذات الميزان، كما أنها من الشفرات العاكسة Areflected code عيث يمكن إنشاء هذه الشفرة باستخدام هذه الخاصية وذلك كما سيوضح لاحقا.

#### 1- إنشاء شفرة Gray البت الواحد:

ولهذه الشفرة كلمتان مشفرتان هما: 0 و1، وهاتان الشفرتان تمثلان العددان العشريان 0 و 1 على الترتيب، وعلى هذا يكون تمثيل هذين العددين العشريين بشفرة Gray ذات البت الواحد على الصورة:

العدد بشفرة Gray	العدد العشرى
0	0
1	1

#### 2 - شفرة Gray -بت :

فنكتب أو V شفرة V شفرة V شفرة V السابقين (أى V و V ) مسبوقة ب V ، ثم بعد ذلك نكمل بالعددين V و V مع إتباع قاعدة ان العدد المشفر يختلف عن العدد السابق V له ببت واحد ، وعلى هذا يكون شفرة V V V .

Excess-3 ولهذا فإن هذه الشفرة ليست من الشفرات ذات الميزان، وتعرف هذه الشفرة بالشفرة المكملة الذاتية Self-complement بمعنى أن تكامل الواحد Excess-3 لأى رقم بشفرة 3-Excess ينتج رقما بشفرة 3-Excess مكملا للرقم 9 ولتوضيح ذلك فشفرة 3-Excess للرقم 2 هى: (0101) ، ويكون تكامل الواحد لهذا الرقم هو : (1010) والذى يمثل شفرة 3-Excess للرقم 7، وهذا الرقم 7 هو الرقم المكمل 9 للرقم 2 ، وهذه الخاصية تكون ذات أهمية كبيرة فى تنفيذ عمليات الطرح فى الأنظمة الرقمية، ويوضح جدول (2-8) شفرات 3-Excess للأعداد فى النظام العشرى من 0 إلى 9 .

#### جدول (2-8)

العدد	ئية	الث	شفرة BCD			شفرة Excess-3				شفرة جراى						
العدد العشرى	B <sub>3</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>	D	C	В	A	<b>E</b> <sub>3</sub>	E <sub>2</sub>	E <sub>1</sub>	Eo	G₃	G <sub>2</sub>	G <sub>1</sub>	Go
0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0
1	0	0	0	1	0	0	0	1	0	1	0	0	0	0.	0	1
2	0	0	1	0	0	0	1	0	0	1	0	1	0	0	1	1
3	0	0	1	1	0	0	1	1	0	1	1	0	0	0	1	0
4	0	1	0	0	0	1	0	0	0	1	1	1	0	1	1	0
5	0	1	0	1	0	1	0	1	1	0	0	0	0	1	1	1
6	0	1	1	0	0	1	1	0	1	0	0	1	0	1	0	1
7.	0	1	1	1	0	1	1	1	1	0	1	0	0	1	0	0
8	1	0	0	0	1	0	0	0	1	0	1	1	1	1	0	0
9	1	0	0	1	1	0	0	1	1	1	0	0	1	1	0	1
10	1	0.	1	0									1	1	1	1
11	1 .	0	1	1									1	1	1	0
12	1	1	0	0									1	0	1	0
13	1	1	0	1									1	0	1	1
14	1	1	1	0									1	0	0	1
15	1	1	1	1								<u> </u>	1	0	0	0

### العدد شفرة Gray العدد العشرى 01 . (8-2) 11

حيث تمت كتابة شفرة العددين 0 و 1 ومسبوق كل منهما بـ 0 ، فيصبحا 00، 01، ثم الإستكمال للعدد العشرى 2 والذى تختلف شفرته عن شفرة العدد العشرى 1 السابق له ببت واحدة، أي تكون شفرة العدد 2 هي: 11 ( وهنا جعلنا الإختلاف في البت الثاني ، فهو: 0 في العدد العشري 1، ويكون: 1 في العدد العشري 2، بينما يظل البت الأول: 1 لكل من العددين)، وبنفس الطريقة تكون شفرة العدد 3 هي: 10

10

#### 3 – شفرة Gray 3 –بت :

فنكتب أو لا شفرة Gray للأعداد السابقة مسبوقة بـ 0 ثم التكملة بالأعداد 4، و 5 و6 و7 مع إتباع قاعدة إختلاف العدد العشرى عن العدد السابق له ببت واحد، وعلى هذا یکون شفرة Gray بــ 3-بت:

العدد بشفرة Gray	العدد العشرى
000	0
001	1
011	2
010	3
110	4
111	5
101	6
100	7

#### 4- شفرة Gray 4-بت:

وبنفس الطريقة تم إنشاء الأعداد بشفرة Gray 4-بت، كما هو موضح في جدول

### : Octal الشفرة الثمانية 5-9-2

وهي شفرة تنائية بـ 3-بت، حيث يتم تمثيل الأعداد بنظام الأعداد الثماني من 0 إلى 7 بالشفرة الثنائية المباشرة بعدد 3 بت، فمثلا العدد 8(4) يصبح تمثيله باستخدام هذه الشفره: 100.

وعن طريق استخدام هذه الشفرة يمكن تشفير الأعداد بنظام الأعداد الثماني على الشكل الثنائي المباشر وكما تمت مناقشته في القسم (2-7) وتستخدم هذه الشفرة في الدخول الثنائية Binary inputs في الحواسب الرقمية والمعالجات الدقيقة.

### : Hexadecimal الشفرة الساسية عشر 6-9-2

وهي شفرة ثنائية بــ 4-بت، كما تم مناقشته في القسم (2-8)، وتستخدم هذه الشفرة في الدخول والخروج الثنائية في الحواسب الرقمية، والمعالجات الدقيقة.

## مثال (2-35) :

مطلوب تمثيل العدد العشرى 27 على الشكل الثنائي باستخدام الشفرات التي تمت در استها آنفا.

#### الحل:

#### 1- الشفرة الثنائية المباشرة:

يتم التحويل العدد إلى الشفرة الثنائية المباشرة، فيصبح العدد: 11011

#### 2- الشفرة BCD:

حيث يتم تحويل كل رقم من العدد باستخدام 4-بت، أي يصبح العدد:

0010 0111

86

#### 3− شفرة Excess-3 :

بإضافة العدد العشرى 3 (أو 0011) لكل شفرة رقم من شفرات BCD:

0010 0111، أي يصبح العدد: 0101 1010

#### 4- شفرة Gray :

حيث نحتاج إلى 5-بت لتمثيل العدد 27، فلابد من إنشاء شفرة Gray بــ 5-بت، يصبح العدد: 10110

#### 5− شفرة Octal :

حيث يتم تحويل العدد العشرى إلى عدد بنظام الأعداد الثمانى، ثم تمثيل كل رقم بشفرة ثنائية بــ 3 بت، أي أن:

$$(27)_{10} = (33)_8$$
  
=  $(3 3)_8$   
=  $011 011$ 

#### 6- شفرة Hexadecimal

حيث يتم تحويل العدد العشرى إلى عدد بنظام الأعداد السداسى عشر، ثم تمثيل كل رقم بشفرة ثنائية بــ 4 بت، أى أن:

$$(27)_{10} = (1B)_{16}$$
  
=  $(1 B)_{16}$   
= 0001 1011

## مثال (2-36):

مطلوب تمثيل الأعداد العشرية الآتية على الشكل الثنائي باستخدام الشفرات التي تمت دراستها آنفا، عدا شفرة Gray:

الحل:

أولا: العدد: 396

#### 1- الشفرة الثنائية المباشرة:

يتم التحويل العدد إلى الشفرة الثنائية المباشرة ، أي يصبح العدد: 110001100

## 2- الشفرة BCD:

حيث يتم تحويل كل رقم من العدد باستخدام 4 بت، أى يصبح العدد: 0011 1001 1010

#### 3− شفرة Excess-3

بإضافة العدد العشرى 3 (أو 0011) لكل شفرة رقم من شفرات BCD:

0110 1001 1001، أي يصبح العدد: 1001 1100 0110

#### 4- شفرة Octal :

حيث يتم تحويل العدد العشرى إلى عدد بنظام الأعداد الثمانى، ثم تمثيل كل رقم بشفرة ثنائية بــ 4 بت، أى أن:

 $(396)_{10} = (614)_8 = 110\ 001\ 100$ 

#### 5- شفرة Hexadecimal :

حيث يتم تحويل العدد العشرى إلى عدد بنظام الأعداد السداسى عشر، ثم تمثيل كل رقم بشفرة ثنائية بــ 4 بت، أى أن:

 $(396)_{10} = (18C)_{16} = 0001\ 1000\ 1100$ 

ثانيا : العدد : 4096

#### 1- الشفرة الثنائية المباشرة:

يتم التحويل العدد إلى الشفرة الثنائية المباشرة، أي يصبح العدد:

1000000000000

الفصل الثانحه

#### 2- الشفرة BCD:

حيث يتم تحويل كل رقم من العدد باستخدام 4-بت، أي يصبح العدد: 0100 0000 1001 0110

## 3− شفرة Excess-3:

بإضافة العدد العشرى 3 (أو 0011 ) لكل شفرة رقم من شفرات BCD: 0110 1001 1000 0000 أي يصبح العدد: 1001 1100 1001

#### 4- شفرة Octal :

حيث يتم تحويل العدد العشرى إلى عدد بنظام الأعداد الثماني، ثم تمثيل كل رقم بشفرة ثنائية بـ 3 بت، أي أن:

 $(4096)_{10} = (10000)_8 = 001\ 000\ 000\ 000$ 

#### 5− شفرة Hexadecimal -5

حيث يتم تحويل العدد العشري إلى عدد بنظام الأعداد السداسي عشر، ثم تمثيل كل رقم بشفرة ثنائية بـ 4-بت، أي أن:

 $(4096)_{10} = (1000)_{16} = 0001\ 0000\ 0000\ 0000$ 

## 2-9-7 الشفرة الهجائية العددية Alphanumeric

في كثير من المواقف يتطلب الأمر إدخال معلومات وبيانات تكون مكونة من حروف هجاء وأعداد ورموز خاصة ، وكمثال على ذلك في الجامعة مثلا حيث يكون المطلوب استخدام حاسب رقمي لإدخال ومعالجة بيانات نتائج الإمتحانات لآلاف الطلبة، وتشمل هذه البيانات: أسماء الطلبة وأسماء المواد والدرجات والتقدير ات.. إلخ، ويكون المطلوب هو تمثيل هذه البيانات على الشكل الثنائي، وهذا يتطلب إيجاد شفرة ثنائية لتمثيل حروف الهجاء والأعداد ومختلف الرموز.

## Extended BCD Interchange Code (EBCDIC) المتبادلة BCD - شفرة

ومن المعروف أنه عند استخدام شفرة ثنائية من n-بت، فإنه باستخدام هذه الشفرة يمكن تمثيل عناصر عددها 2<sup>n</sup> عنصر.

فعند تمثيل الأرقام العشرة من 0 إلى 9 (أي 10 عناصر)، وحروف الهجاء من A إلى Z (أي 26 عنصر)، وبالإضافة إلى بعض الرموز الخاصة، فعند استخدام شفرة من 6-بت، فإنه يمكن تمثيل حتى: 26 أي 64 عنصر، ويبين جدول (2-9) واحدة من شفرات الحروف والأعداد والرموز والمكونة من 6-بت، والمستخدمة في العديد من الحواسب لتمثيل الأعداد العشرية والحروف الهجائية والرموز والعلامات أو تعليمات للتحكم فيما يُكتب، وهي شفرة من الشفرات الداخلية ولهذا فهي تسمى شفرة داخلية Internal code

و غالبا يتطلب الأمر تمثيل أكثر من 64 عنصر ، و هنا نجد شفرة داخلية أخرى من شفرات الحروف والأعداد والرموز...إلخ ، والمكونة من 8- بت، ومبينة في جدول (2-9) .

جدول (2-9)

شفرة EBCDIC -بت	شفرة داخلية 6-بت	الرمز
11000001	010001	Α
11000010	010010	В
11000011	010011	С
11000100	010100	D
11000101	010101	E
11000110	010110	F
11000111	010111	G
11001000	011000	Н
11000001	011001	I
11001001	100001	J
11010010	100010	K
11010011	100011	L
11010100	100100	M

اساسيات الالكبرونيات الرقميةالحديثة		الفطل النائك
01001101	111100	(
01001110	010000	+
01011011	101011	\$
01011100	101100	*
01011101	011100	)
01100000	100000	
01100001	110001	1
01101011	111011	,
01111110	001011	=

# 2 - الشفرة القياسية الأمريكية لتبادل المعلومات (آسكى):

#### : American Standard Code for Information Interchange (ASCII)

وفي هذه الشفرة تستخدم مجموعة من 7-بت، أي يكون لدينا مجموعات عددها  $2^7$  أي 128 مجموعة، ويبين جدول (2-10) هذه المجموعات مع ما تمثله كل مجموعة من أعداد عشرية، أو حروف هجائية، أو رموز ... إلخ .

وعند استخدام شكل 8-بت في الحاسب الرقمي يضاف بت ثامن 0 على يسار كل مجموعة للحصول على المكافئ السادس عشر للشفرة.

ويبين الجدول كيفية تحديد الشفرة لمختلف الأعداد العشرية أو الحروف الهجائية أو الرموز ... الخ بطريقة سهلة وميسرة، فمثلا لتحديد شفرة الحرف  $(b_1)$  نقرأ مباشرة قيمة النبل الأصغر، أو البتات الأربعة الأصغر  $(b_0)$  و  $(b_1)$  و  $(b_1)$  و  $(b_2)$  و  $(b_3)$  و  $(b_3)$  في نفس الصف الموجود فيه الحرف  $(b_3)$  و  $(b_3)$  و  $(b_3)$  المنافل الأعلى، أو البتات الأربعة الأكبر  $(b_3)$  و  $(b_3)$  و  $(b_3)$  مضافا اليها البت الثامن  $(b_3)$  في نفس العمود، فتكون:  $(b_3)$  وفي النهاية نحصل على القراءة الصحيحة المناظرة لشفرة الحرف  $(b_3)$  كالتالى:

 $0100\ 1000 = (48)_{16}$ 

الأنظهة المددية والشفراك		الفصل الثانى
11010101	100101	N
11010110	100110	0
11010111	100111	Р
11011000	101000	Q
11011001	101001	R
11100010	110010	S
11100011	110011	Т
11100100	110100	U
11100101	110101	V
11100110	110110	W
11100111	110111	X
11101000	111000	Y
11101001	111001	Z
11110000	000000	0
11110001	000001	1
11110010	000010	2
11110011	000011	3
11110100	000100	4
11110101	000101	5
11110110	000110	6
11110111	000111	7
11111000	001000	8
11111001	001001	9
01000000	110000	فراغ Blank
01001011	011011	

جدول(2-10)

		b	6		0	0	0	0	. 1	1	1	1
			b <sub>5</sub>		0	0	1	1	0	0	1	1
				b <sub>4</sub>	0	1	0	1	0	1	0	1
b <sub>3</sub>	b <sub>2</sub>	b <sub>1</sub>	b <sub>0</sub>		0	1	2	3	4	5	6	7
0	0	0	0	0	NUL	DLE	SP	0	@	Р	,	р
0	0	0	1	1	SOH	DC1	!	1	Α	Q	а	q
0	0	1	0	2	STX	DC2	"	2	В	R	b	r
0	0	1	1	,3	ETX	DC3	#	3	С	S	, c	S
Ö	1	0	0	4	EOT	DC4	%	4	D	Т	d	t
0	1	0	1	5	ENQ	NAK	\$	5	E	U	е	u
0	1	1	0	6	ACK	SYN	&	6	F	٧	f	v
0	1	1	1	7	BEL	ETB	,	7	G	W	g	w
1	0	0	0	8	BS	CAN	(	8	Н	. X	h	х
1	. 0	0	1	9	HT	EM	)	9	I	Υ	i	У
1	0	1	0	Α	LF	SUB	*		J	Z	j	Z
1	0	1	1	В	VT )	ESC	+	;	К	Ī	k	{
1	1	0	0	С	FF	FS	,	<	L	1	L	١
1	1	0	1	D	, CR	GS	· <b>-</b>	=	М	]	m	{
1	1	1	0	Е	SO	RS		>	N -	^	n	~
1	1	1	1	F	SI	US	1	?	0	_	0	DEL

مثال (37-2) :

حدد شفرة العلامة }، وأيضا الحرف n، والرقم 8.

الحل:

أ- لتحديد شفرة العلامة }:

نقرأ مباشرة قيمة النبل الأصغر في الصف المقابل ، فتكون: 1011، ثم نقرأ بعد ذلك قيمة النبل الأعلى مضافاً إليه البت الثامن 0 في العمود المناظر، فتكون: 0111، وتكون القراءة الصحيحة المناظرة لشفرة العلامة } كالتالى:

 $0111\ 1011 = (7B)_{16}$ 

#### ب- لتحديد شفرة الحرف n:

نقرأ مباشرة قيمة النبل الأصغر في الصف المقابل، فتكون: 1110، ثم نقرأ بعد ذلك قيمة النبل الأعلى مضافا إليه البت الثامن 0 في العمود المناظر، فتكون: 0110، وتكون القراءة الصحيحة المناظرة لشفرة العلامة } كالتالي:

 $0110\ 1110 = (6E)_{16}$ 

#### ج- لتحديد شفرة العدد 8:

نقرأ مباشرة قيمة النبل الأصغر في الصف المقابل، فتكون: 1000، ثم نقرأ بعد ذلك قيمة النبل الأعلى مضافاً إليه البت الثامن 0 في العمود المناظر، فتكون: 0011، وتكون القراءة الصحيحة المناظرة لشفرة العدد 8 كالتالي:

 $0011\ 1000 = (68)_{16}$ 

### 2-9-8 شفرات الخطأ:

عند إنتقال المعلومات الرقمية على الشكل الثنائي من دائرة رقمية إلى دائرة رقمية أخرى، أو من نظام رقمي إلى نظام رقمي آخر، فيمكن أن تحدث أخطاء حيث يمكن أن تتغير إشارة تعبر عن 0 إلى 1 أوالعكس، وفي الأنظمة الرقمية المعقدة حيث يتم التعامل مع ملايين البتات في الثانية الواحدة، فدائما يفضل الحصول على البيانات سليمة أو على الأقل إكتشاف أي خرق لهذه البيانات في حالة حده ثه.

وواحدة من المعالجات البسيطة لتحسين سلامة البيانات في الأنظمة الرقمية هو إضافة بت على البيانات يسمى بيتة التطابق Parity bit والذي يسمح باكتشاف إشارة خطأ مفردة عند نقل المعلومات، فعلى سبيل المثال: في شفرة المحرف C هي: 1000011، فهي شفرة تحتوى على 3 من 1's فيقال أنه تماثل فردى

#### تدريبات

### تدریب (1-2) :

عين الأعداد العشرية المكافئة للأعداد الثنائية التالية:

111001 -ج- 11111110 د- 1100100 ب- 101001

ه- 1101.0011 و- 1010.1010 ز- 0.11100

### تدریب (2-2) :

عين الأعداد الثنائية المكافئة للأعداد العشرية التالبة:

أ– 37 ج- 15 د- 26.25 ب- 255

> ه- 11.75 و - 0.1 ز- 10.01

## تدريب (2-3) :

إجرى عمليات جمع الأعداد الثنائية التالية:

1011 -ب- 1010.1101

+ 1101 + 101.01

## تدریب (2-4) :

إجرى عمليات طرح الأعداد الثنائية التالية باستخدام طريقة مكمل الإثنين:

أ– 01000 مطروح منه 01001 ب- 01100 مطروح منه 00011

ج- 0001.1100 مطروح منه 0011.1001

#### تدریب (2-5) :

حول الأعداد الأتية من نظام الأعداد العشرى إلى نظام الأعداد الثماني، ثم إلى نظام الأعداد الثنائي، وقارن بين الأعداد الثنائية التي تم الحصول عليها، والأعداد الثنائية التي يتم الحصول عليها عند التحويل المباشر من النظام العشرى إلى النظام

الانظهة العددية والشفرات

ODD، وعند إضافة بت إضافي تتحول شفرة الحرف من 7-بت إلى 8-بت ويكون تماثله ODD إذا كان البت الإضافي 0، أما إذا كان البت الإضافي 1 فيكون تماثله EVEN وسوف يتم نقل هذا البت الإضافي مع شفرة الرمز من طرف الإرسال، وعند طرف الإستقبال سوف يتم إختبار تماثل شفرة الــ 8-Bit، وفي حالة وجود خطأ في بت واحدة او في عدد فردى من البتات فسوف يتم إكتشافه، إلا أنه في حالة إرسال عدد روجي خاطئ من البتات فيمكن عدم إكتشاف الخطأ، وفي الحقيقة فإنه يحدث تحسين ملحوظ في سلامة البيانات عند إضافة البت المكافئ.

ويوجد الكثير من شفرات كشف وتصحيح الأخطاء، يمكن الإطلاع عليها في كتب أخرى.

## \* وفي نهاية الفصل يمكننا القول:

أنه تم إستعراض الكثير من أنظمة الأعداد الرقمية التي تستخدم بتوسع كبير في الدوائر الرقمية والمعالجات الدقيقة والحواسب. إلخ ، كما تم شرح قواعد إجراء العمليات الحسابية المختلفة مثل: الجمع والطرح والقسمة والضرب.

كما تم التطرق إلى الشفرات المختلفة والأكثر شيوعا واستخداما في الأنظمة الرقمية، والتي تستخدم في تمثيل الأعداد والحروف الهجائية والرموز الخاصة، ونقول أن المعرفة بأنظمة الأعداد الرقمية وكذلك الشفرات لهو شئ أساسي لتحقيق الفهم الفعال للأنظمة الرقمية المختلفة بما فيها المعالجات الدقيقة.

الأنظمة العددية والشفراك

375 -1

الفصل الثاني

حول الأعداد الأتية من نظام الأعداد الثنائي إلى نظام الأعداد الثماني، ثم إلى نظام الأعداد العشري، وقارن بين الأعداد في نظام الأعداد العشري التي تم الحصول عليها والأعداد في نظام الأعداد العشري التي يتم الحصول عليها عند التحويل المباشر من النظام الثنائي إلى النظام العشرى:

أ- 11011100.101010 ب- 11011100.101010 ج- 1100110

## تدریب (2-7) :

حول الأعداد بنظام الأعداد العشرى في تدريب (2-5) إلى نظام الأعداد السداسي عشر ثم إلى النظام الثنائي للأعداد، وقارن بين الأعداد الثنائية التي تم الحصول عليها والأعداد الثنائية التي يتم الحصول عليها عند التحويل المباشر من النظام العشرى إلى النظام الثنائي.

## تدریب (2–8) :

حول الأعداد الثنائية في تدريب (2-6) إلى نظام الأعداد السداسي عشر، ثم إلى نظام الأعداد العشرى، وقارن بين الأعداد العشرية التي تم الحصول عليها والأعداد العشرية التي يتم الحصول عليها عند التحويل المباشر من النظام الثنائي إلى النظام العشري.

## تدريب (2-9) :

مطلوب تشفير الأعداد العشرية التالية باستخدام الشفرة BCD:

ج- 20.305 46 -1 ب- 327.89

## تدریب (2–10) :

مطلوب تشفير الأعداد العشرية في التدريب السابق باستخدام شفرة Excess-3 .

## تدریب (2-11) :

قم بتشفير العدد العشري 46 باستخدام شفرة Gray .

### تدريب (2–12) :

باستخدام الشفرة الداخلية 6-Bit مطلوب تشفير العبارة التالية:

P = 3 \* Q

### تدریب (2–13) :

قم بكتابة إسمك باستخدام الشفرة الداخلية 6-بت، مع مراعة الفراغات أينما وجدت.

## تدريب (14-2) :

اوجد عدد n-بت المستخدمة في تشفير معلومات عدد:

أ- 56 عنصر . ب- 130 عنصر .

## تدریب (2–15) :

أكتب إسمك - مشتملا على الفراغات إن وجدت - باستخدام:

أ- شفر ة ASCII .

ب- شفرة EBCDIC .

ج- الشفرة الداخلية 6-بت .

د- الشفرة الداخلية 8-بت.



- ăanăa 1-3
- 3-2 اشباه الموصلات
- p-n قيثاناً النائية p-n
  - முதுத்திய அது[அ 4-3
- 3-5 وصلة النرانزيسنور ثنائم القطبية TLA
  - 3–6 لرانزيسنور شونكم
  - 7-3 نرانزيسنور مجالك النازير FET

#### : مقدمة

فى الفصل الأول تمت مناقشة العمليات الأساسية للأنظمة الرقمية، وأنه يمكن تحقيق هذه الدوال باستخدام المفاتيح Switchs (ويقصد بالمفتاح هنا تحقيقه لخواص الفتح والغلق ، أى تحقيق المنطقين 0 و 1، والتي تتطلبها الأنظمة الرقمية)، وعند تصميم نظام رقمي مكون من مئات البوابات باستخدام المفاتيح الميكانيكية فقد يؤدى ذلك إلى عدم إمكانية تشغيل هذه المفاتيح بالكيفية المطلوبة، وحتى ولو كان عدد البوابات قليل فسوف يكون التشغيل معقد وبطئ، ومن المعروف أنه يمكن زيادة سرعة هذه المفاتيح باستخدام اللواقط Relays، إلا أنها تصبح كبيرة الحجم ويتولد منها الضوضاء الكهربية، لذا فهي تعد غير مناسبة إلا في أنظمة القدرة العالية.

ويمكن التغلب على هذه الصعوبات باستخدام الأجهزة المصنوعة من أشباه الموصلات P-n junction diode، ووصلة الثنائية Bipolar Junction Transistor (BJT)، والترانزيستور الثنائي القطبية (BJT)، والترانزيستور المعدن والأوكسيد وشبه الموصل أحادية القطبية مثل ما يسمى بـ "ترانزيستور المعدن والأوكسيد وشبه الموصل المجالى التأثير".

(MOSFET) حيث يمكن المتخدامها جميعا كمفاتيح، حيث تكون أكثر سرعة وأكثر مناسبة للدوائر الرقمية، الإضافة إلى أنها تكون ذات أحجام وأوزان صغيرة وأقل تكلفة مع التوفير في المتهلاك القدرة، وفي الحقيقة أن أشباه الموصلات قد حلت محل الصمامات المفرغة Vacuum tubes والتي كانت تستخدم كمفاتيح، والتي تم استخدامها مع الأجيال الأولى للحاسبات الرقمية.

ونتيجة للتقدم الهائل في تكنولوجيا أشباه الموصلات فقد أصبح من الممكن تصنيع الآلاف من المكونات Components مثل الوصلات الثنائية (الدايودات) Diodes والترانزيستورات Transistors، والمقاومات Resistors، والمكثفات apacitors على شرائح صغيرة من عنصر السيليكون، ومما يسمح بإمكانية عمل دمج وتصنيع دوائر كهربية كاملة على شريحة صغيرة من السيليكون، وتعرف هذه الأجهزة الناتجة بالدوائر المتكاملة (Integrated circuits (IC's)،

عن الدوائر العادية من حيث صغر الحجم وقلة الوزن وقلة القدرة المستهلكة والتكلفة الرخيصة وسرعة التشغيل العالية، بالإضافة إلى الإعتمادية العالية، ويتم تصنيع عدد كبير من هذه الدوائر على شريحة واحدة تؤدى نفس الغرض الذي يمكن الحصول عليه عند القيام بتنفيذ عدد من الدوائر المحددة، بالإضافة إلى تحقيق الإقتصاد في الحجم والوزن والتكلفة.

ولقد كان للتقدم المذهل والتطوير الكبير في تكنولوجيا أشباه الموصلات والدوائر المتكاملة ماجعل من الممكن تصنيع الآلات الحاسبة الإليكترونية وساعات اليد الرقمية والحواسب الدقيقة Microcomputers على شريحة واحدة لاتزيد مساحتها عن بضعة ماليمترات مربعة، وعلى سبيل المثال فإن المعالج الدقيق طراز Intel's 8086 بتكنولوجيا 16-بت والمنتج سنة 1979 يحتوى على حوالي 29,000 ترانزيستور على شريحة x 6 mm² ، كما أن الطراز Pentium II المنتج سنة 1997 يتكون من حوالي 7.5 مليون ترانزيستور.

### 3-2 أشباه الموصيلات:

من المعروف أن سريان التيار الكهربي خلال المواد يحدث نتيجة لسريان الإليكترونات، كما أنه معروف أيضاً أن التوصيلية الكهربية Conductivity للمادة تتناسب مع كثافة الشحنات الحرة الحاملة (أي عدد الإليكترونات الحرة في المتر المكعب) حيث يصل عدد هذه الشحنات الحرة في المواد الموصلة مثل النحاس والفضة إلى حوالي 1028، بينما يصل هذا العدد في المواد العازلة مثل الخشب  $\cdot$  10<sup>7</sup> و البلاستيك إلى حو الى

ويوجد قسم ثالث من أنواع الموصلات يعرف بـــ"أشباه الموصلات" Semiconductors، وهي مواد تتراوح قدرتها التوصيلية بين القدرة التوصيلية للمواد الموصلة والقدرة التوصيلية للمواد العازلة، ومن أمثلة هذه العناصر: السليكون والجيرمانيوم، وهي عناصر رباعية التكافؤ الكيميائي والتي يمكن إعتبارها من أهم عناصر أشباه الموصلات النقية المستخدمة في الأجهزة الإليكترونية، والتي سيتم مناقشتها هنا باختصار.


فكما قلنا أن هذه العناصر رباعية التكافؤ الكيميائي، أي أن لكل ذرة من ذراتها 4 إليكترونات في الغلاف الخارجي تعرف باليكترونات التكافؤ، إلا أن هذه الإليكترونات تكون غير حرة الحركة كما في المواد الموصلة، وتتحد مع إليكترونات التكافؤ في الذرات المجاورة مكونة أزواج من الإليكترونات بروابط تعرف بالروابط التساهمية Covalent bonds، ومما يؤدي ذلك إلى عدم قدرة البكترونات التكافؤ على الحركة نظرا الإرتباطها الشديد بنواتها، أما إذا أعطيت هذه العناصر طاقة على شكل حرارة أو ضوء فسوف تتكسر بعض الروابط التساهمية وتتحرر بعض الإليكترونات ويتولد مكانها ما يعرف بالفجوات Holes، ويمكن اعتبار تواجد هذه الفجوات بمثابة سريان للتيار حيث تعتبر هذه الفجوات كشحنات كهربية موجبة تتساوى قيمتها مع قيمة شحنات الإليكترونات المتحررة، ويؤدى تولد هذه الإليكترونات الحرة والفجوات إلى زيادة التوصيلية الكهربية للعنصر، وتقدر قيمة الطاقة اللازمة لكسر رابطة تساهمية في كل من السيليكون والجرمانيوم بحوالي 1.1، و 0.72 إليكترون فولت عند درجة حرارة الغرفة على الترتبب، وبكون تركيز الإليكترونات n مساويا لتركيز الفجوات p في شبه الموصل النقي Pure، كما يكون هذا التركيز صغيراً عند درجة حرارة الغرفة العادية.

ويمكن زيادة التوصيلية الكهربية للجرمانيوم بإضافة مقدار صغير من عنصر ثلاثي التكافؤ الكيميائي مثل الجاليوم ، أو عنصر خماسي التكافؤ الكيميائي مثل الزرنيخ وتعرف هذه العملية بعملية التطعيم Doping ، ويسمى شبه الموصل في هذه الحالة بشبه الموصل المطعم Doped أوالغير نقى ، ويتم تصنيع أجهزة أشباه الموصلات من هذه الأنواع من أشباه الموصلات الغير نقية .

## 1-2-3 شبه الموصل من النوع السالي n-type شبه الموصل من النوع السالي

وهي بللورة شبه الموصل الغير نقى والذي يتم فيه إستبدال بعض ذرات السيليكون أو الجرمانيوم الرباعية التكافؤ الكيميائي بذرات من عنصر خماسي التكافؤ الكيميائي (أي تحتوي ذرته على 5 إليكترونات في غلافها الخارجي) مثل الزرنيخ، وتتكون بذلك 4 روابط تساهمية من 4 اليكترونات خارجية للسيليكون أو الجرمانيوم مع 4 إليكترونات من إليكترونات الزرنيخ الخارجية الخمسة ، بينما

تجميع بين الإلكترونيات والفجوات بالقرب من الوصلة على الجانبين ، كما تتكون منطقة بالقرب من الوصلة خالية من حاملات الشحنة وتسمى منطقة الإستنفاذ Depletion region ، وتصبح كثافة الشحنات عند الوصلة مساوية للصفر بينما تصبح سالبة عند الجانب p (نظرا الإنتقال الكترونيات إليه)، وموجبة عند الجانب n (نظرا لإنتقال الفجوات إليه) مما يتسبب في إرتفاع شدة المجال الكهربي وبالتالي الجهد الكهروستاتيكي Electrostatic potential والذي يتغير مع إنتشار حاملات الشحنة عبر الوصلة وهذا يتسبب في نشوء جهد يحجز مرور المزيد من حاملات الشحنة خلال الوصلة وينشأ تبعا لذلك توازن حرارى، ويتكون ما يعرف بالجهد الحاجز الذى يمنع تحرك المزيد من حاملات الشحنة عبر الوصلة، ويتم توصيل جانبي الوصلة بأطراف معدنية تسمح بتوصيل الجهد الخارجي للوصلة.



شكل (1-3) الوصلة الثنائية p-n

ويبين شكل (a-2-3) رمز الوصلة الثنائية، وحيث يتم توصيل الوصلة الثنائية في الدائرة الكهربية بطريقتين، إما بطريقة الإنحياز الأمامي Forward - bias كما في شكل (b-2-3)، أو بطريقة الإنحياز العكسىReverse- bias كما في شكل (c-2-3).

## 3-3-1 الانحياز الأهامي:


كما في شكل (b-2-3)، حيث يتم توصيل الطرف الموجب للبطارية بالجانب p للوصلة الثنائية، بينما يتم توصيل الطرف السالب بالجانب n للوصلة، مما يسبب في تحرك الفجوات في الجانب p بعيدا عن القطب الموجب للبطارية ومقتربة من يتبقى الإليكترون الخامس الخارجي من ذرة الزرنيخ الضعيف الإرتباط بالنواة و لايتطلب تحريره من البللورة سوى قدر ضئيل من الطاقة يصل إلى 0.05، و0.01 إليكترون فولت عند درجة حرارة الغرفة لكل من بللورة السيليكون أو بللورة الجرمانيوم على الترتيب، وفي النهاية نحصل على نسبة لابأس بها من الإليكترونات الحرة التي تتجول في البللورة من موضع الآخر، ومن ثم تصبح البللورة موصلة للكهربية بدرجة أكبر، وفي هذه الحالة تكون الإليكترونات هي حاملات الشحنة الأغلبية و Majority charge carriers تسمى البللورة من هذا النوع بــ "البللورة السالبة" n-type.

## : p-type us abl Eail in deabl aim 2-2-3


وهو شبه الموصل الغير نقى الذي يتم فيه إستبدال بعض ذرات السيليكون أو الجرمانيوم بذرات من عنصر ثلاثى التكافؤ الكيميائي مثل الجاليوم، وتتكون 3 روابط تساهمية من 3 اليكترونات خارجية للسيليكون أو الجرمانيوم مع 3 إليكترونات من إليكترونات الجاليوم الخارجية الثلاثة ويتبقى الإليكترون الرابع، وتظل الرابطة التساهمية الرابعة للجاليوم مع السيليكون أو الجرمانيوم غير مكتملة، فتنشأ فجوة تسمح بإنقال إليكترون إليها من رابطة تساهمية أخرى، فتنكسر هذه الرابطة وتصبح بدورها رابطة غير مكتملة وتتولد فجوة جديدة ينتقل إليها إليكترون من رابطة أخرى، وتتكرر هذه العملية، وهكذا تبدو الفجوات وكأنها تتجول في البللورة من موضع لآخر ومن ثم تصبح البللورة موصلة للكهربية بدرجة أكبر، وفي هذه الحالة تكون الفجوات هي حاملات الشحنة الأغلبية وتسمى البللورة من هذا النوع بـ "البللورة الموجبة" p-type.

## 3-3 الوصلة الثنائية p-n:

تتكون الوصلة الثنائية p-n من بللورة من مادة شبه موصلة تشتمل على منطقتين متجاورتين أحدهما سالبة n-type والأخرى موجبة p-type كما هو موضح في شكل (3-1)، حيث يمكن أن تنتشر الفجوات من الجانب p إلى الجانب n كما يمكن أن تنتشر بعض إليكترونات من الجانب n إلى الجانب p عبر الوصلة لتملأ بعض الفجوات في المنطقة الموجبة على جانبي الوصلة ، مما يؤدي إلى إعادة



شكل (3-2) رمز وتوصيلات الوصلة الثنائية



شكل (3-3) كثافة حاملات الشحنة الأقلية في الوصلة الثنائية p-n

ويوضح شكل (3-3-a) توزيع حاملات الأقلية كدالة في البعد x عن الوصلة حيث تمثل  $p_0$ ,  $p_0$  و  $p_0$  كثافة الفجوات وكثافة الإليكترونات في الجانبين  $p_0$ ,  $p_0$  الترتيب بينما يمثل  $p_0$ ,  $p_0$  كثافة الفجوات وكثافة الإليكترونات في الجانبين  $p_0$  على الترتيب تحت ظروف التعادل الحراري، أما حاملات الشحنة الأقلية الزائدة للفجوات وللإليكترونات في الجانبين  $p_0$ ,  $p_0$  و  $p_0$ , والتي تقل كلنا البتعدنا عن الفاصل حيث تبلغ الكثافة أقصاها عند الوصلة ، وتقل تقريبا كدالة أسية مع المسافة x.

## 3-3-2 الإنحياز العكسي:

كما في شكل (c-2-3) يتم توصيل الطرف السالب للبطارية بالجانب p للوصلة ، بينما يتم توصيل الطرف الموجب بالجانب p للوصلة ، مما يسبب في تحرك الفجوات في الجانب p بعيدا عن الوصلة ومقتربة من القطب السالب للبطارية ، وأيضا تحرك الإليكترونات في الجانب p بعيدا عن الوصلة ومقتربة من القطب الموجب للبطارية ، ومما يؤدي بالتالي إلى زيادة سمك المنطقة الخالية من حاملات الشحنة ومما يمنع من عبور الفجوات خلال الوصلة من الجانب p إلى الجانب p وأيضا يمنع عبور الإليكترونات خلال الوصلة من الجانب p إلى الجانب p إلا أنه يمكن عبور حاملات أقلية (فجوات من الجانب p إلى الجانب p الإتمادية والميكترونات من الجانب p إلى الجانب p ألى الجانب p ألى الجانب p ألى البعائد ألى المعنى أحداً والميكترونات من الجانب p الميل أميير في وصلات الجرمانيوم، وفي حدود البضعة يكون في حدود البضعة مللي أمبير في وصلات الجرمانيوم، وفي حدود البضعة نانو أمبير في وصلات السيليكون، وتتضاعف قيمة هذا التيار تقريبا مع كل إرتفاع في درجة الحرارة قيمته p 10.

ويوضح شكل (b-3-3) توزيع حاملات الأقلية كدالة في البعد x عن والتي تقل كلما إقتربنا من الفاصل حيث تبلغ الكثافة أدناها، بل تصل إلى الصفر عند الوصلة، أما بعيدا عن الوصلة فلا تزيد الكثافة أبدا عن قيمتها تحت ظروف التعادل الحراري.

## 3-3-3 خاصية الفولت-أميير للوصلة الثنائية :

يتم التعبير عن خاصية الفولت-أمبير V-I characteristic للوصلة الثنائية والتي يطلق عليها أيضاً "الدايود" Diode بالعلاقة التالية:

$$I = I_o \left( e^{V/\eta V_T} - 1 \right) \tag{3-1}$$

حيث: V<sub>T</sub> مكافئ الفولت للحرارة ويعبر عنه من العلاقة:

$$V_{T} = KT/q \tag{3-2}$$

. 1.381 x 10<sup>-23</sup> J/K .. لأبت بولتز مان ويساو ي .. K

q ..الشحنة الكهربية وتساوى colomb 1.602 x 10<sup>-19</sup> colomb ... q

T .. الحرارة المطلقة بالكلفن وتساوى X 300 في الغرفة العادية .

وبالتعويض عن القيم السابقة يكون:


 $V_T \approx 26 \text{ mV}$ 

η...تكون مساوية 1 للجرمانيوم ، وحوالي 2 للسيليكون .

و یکون صغیر ا جدا . Reverse saturation current و یکون صغیر ا جدا .  $I_0$ 

وكما هو واضح في شكل (a-2-3)، يكون النيار  $I_F$  موجبا عند سريانه في إتجاه السهم أى من الجانب p إلى الجانب n، ويكون جهد الجانب p بالنسبة للجانب n مساويا للجهد ٧.

والعلاقة (3-1) والتي تمثل خاصية الفولت- أمبير للدايود موضحة في شكل (3-4)، والتي منها نلاحظ أنه عندما يكون الدايود في الإتجاه الأمامي يظل التيار سغيرا جدا ويمكن إهماله حتى يصل الجهد إلى  $V_{\nu}$  والذي يعزى إلى جهد القاطع  $I_{F}$ Cut-in أو جهد العتبة Threshold (وتصل قيمة ٧٧ إلى حوالي٧ 0.2 لوصلة الجرمانيوم، وإلى حوالى ٧ 0.6 لبللورة السيليكون)، والذى بعده يرتفع التيار بسرعة خاطفة.




شكل (3-4) خاصية الفولت-أمبير للوصلة الثنائية

ومن هنا نرى أن الوصلة الثنائية أو الدايود جهاز أحادى الإتجاه، أي أنه يسمح بسريان التيار عند التوصيل في الإتجاه الأمامي (أو عند تعرضه لإنحياز أمامي)، أى يكون موصلا ON ، بينما لايسمح بسريان التيار عند التوصيل في الإتجاه العكسى (أو عند تعرضه لإنحياز عكسى) أى يكون غير موصل، أو في حالة قطع OFF، ومن هنا يمكن أن تعمل الوصلة الثنائية كمفتاح.

### 3-3-4 موصل زينر الثنائي Zener diode :

الفصل الثالث

من شكل (3-4) الذي يمثل العلاقة (3-1) نلاحظ سريان تيار كبير في الإتجاه العكسى إذا زادت قيمة الجهد العكسى للوصلة عن قيمة قدرها ٧z والتي تعرف بــ "جهد إنهيار زينر " Zener breakdown voltage، وعند عمل الموصل في تلك الحالة Mode يظل الجهد عبر الموصل ثابتا ومساويا ٧z كما يمكن التحكم في تيار الموصل عن طريق مقاومة خارجية، وتستخدم هذه الموصلات كمصدر للجهد الثابت، ويوضح شكل (3-5) رمز موصل زينر الثنائي.



شكل (3–5) رمز موصل زينر الثنائي

وفيما بعد ذلك يتغير التيار أسيا ويصل لقيمة الحالة الثابتة، كما يعرف الزمن اللازم للوصول للحالة الثابتة في ظروف الإنحياز العكسي بزمن الإنتقال Transition time للوصول للحالة الثابتة في ظروف الإنحياز العكسي بزمن الإنتقال  $(t_r + t_s)$ ، ويكون مجموع الزمنين  $(t_r + t_s)$  هو زمن التأخير الكلي ويعرف بزمن التغير الفجائي Switching time ، وهذا الزمن يحدد أقصى تردد يتغير فيه الدايود من وضع OFF إلى وضع ON.

ومفهوم تخزين الشحنات الأقلية وإزالتها لهو حيوى في عملية تغيير النمط الفجائي Switching mode operation لأجهزة أشباه الموصلات، ولابد من فهمها بتمكن.

## مثال (1-3) :


الفصل الثالث

الشكل (a-6-a) يبين شكل الموجة Waveform المطبقة على دائرة دايود والموضحة في شكل (b-6-a)، مطلوب رسم أشكال الموجة التالية:

أ- كثافة شحنات الأقلية التي تزيد عند الوصلة.

ب- تيار الدايود.

ج- جهد الدايود.



شكل (3-6) رسومات المثال (3-1)

الحل:

تكون رسوم أشكال الموجة المطلوبة كما هو مبين في شكل (3-7).

# 3-3-3 خصائص النغير switching characteristics للدايودات:

Cut- في حالة الإنحياز الأمامي للدايود p-n يكون جهده أعلى من الجهد القاطع Cut- ببضعة عشرات من المللي فولت، كما أنه يكون ثابتاً تقريباً، وتستخدم مقاومة خارجية موصلة على التوالي مع دائرة الدايود في تحديد قيمة التيار  $_{\rm F}$  المار، كما تكون تركيزات الشحنات الأقلية كبيرة على جانبي الوصلة كما هو موضح في شكل (a-3-3)، وهذا الوضع يناظر عمل الوصلة كمفتاح في وضع ON، وعلى الجانب الآخر وفي حالة الإنحياز العكسي يصبح التيار المار خلال الدايود ( $_{\rm IR}$  =  $_{\rm II}$ ) وهو تيار صغير جدا يمكن إهماله، وتكون تركيزات الشحنات الأقلية على جانبي الوصلة صغيرة يمكن إهمالها كما هو موضح في شكل (3-3-0)، وهذا الوضع يناظر عمل الوصلة كمفتاح في وضع OFF.

### زمن التغير Switching time :


إذا تغير الجهد في دائرة الوصلة الثنائية فجأة من وضع الإنحياز العكسى إلى وضع الإنحياز الأمامي، فسوف نصل لظروف الحالة الثابتة عندما تتغير كثافة الشحنات الأقلية من الحالة الممثلة في شكل (3-3-4) إلى الحالة الممثلة في شكل (3-3-4)، وبالمثل إذا تغير الجهد فجأة من وضع الإنحياز الأمامي إلى وضع الإنحياز العكسى فسوف تتغير بالتبعية كثافة الشحنات الأقلية، وهذا التغير في كثافة الشحنات الأقلية يستغرق زمنا محددا والذي يكون صغيرا جدا عندما تتغير حالة توصيل الجهد من التوصل العكسى إلى الإنحياز الأمامي مقارنة بالزمن المستغرق عند تغير كثافة الشحنات الأقلية من وضع الإنحياز الأمامي إلى وضع الإنحياز العكسى، حيث يكون في هذه الحالة ذا معني وأهمية وذلك يرجع إلى تراكم حاملات الشحنات الأقلية الزيادة على جانبي الوصلة تحت ظروف الإنحياز الأمامي والتي لابد من إزالتها قبل وصول الدايود لظروف الحالة الثابتة للتوصيل العكسى، ومجرد تغير إشارة Sign جهد الإنحياز العكسى يسرى تيار كبير في الإتجاه وبعرف الزمن المستغرق لإزالة هذه الشحنات بزمن التخزين (دلة) Storage time (t)

أشباه الموصرات وعراقتها بالإنظمة الرقمية

## 3–4 دايود شوتكى :

كما درسنا آنفا وجدنا أن سرعة عمل الدايود تقل بسبب تخزين حاملات الأقلية (فعند إزدياد الزمن  $t_s$  أو كلاهما تقل سرعة العمل). ويمكن تقليل زمن التخزين باستخدام وصلة مكونة من شبه موصل ومعدن كالآتى:


الوصلة المكونة من عنصر الألومينيوم وشبه موصل نوع سالب، تؤدى إلى وصلة ثنائية تعرف باسم دايود شوتكى SCHOTTKY Diode، ورمزها كما فى شكل (8-3).



شكل (3-8) رمز وصلة سكوتكى الثنائية

وتكون خاصية الفولت-أمبير V-I characteristic بشبه اللك الخاصة بشبه الموصل الدايود فيما عدا أن الجهد القاطع والذي يتراوح بين 0.2 V، و 0.5 والذي يعتمد على نوع المعدن المستخدم، ففي نوع دايود شوتكي المكونة من شبه الموصل نوع سالب وعنصر الألومينيوم يصل جهد القطع إلى 0.35 V.

وعند الإنحياز الأمامى لدايود شوتكى يتم توصيل القطب الموجب للبطارية بالمعدن، بينما يوصل القطب السالب بشبه الموصل نوع سالب، ويسرى التيار الكهربى خلال الوصلة بسبب سريان الإلكترونيات من شبه الموصل إلى المعدن حيث تدخله ولكن لايمكن لها أن تتراكم على الإلكترونيات المتوافرة والموجودة من قبل على المعدن مما لايؤدى إلى تكوين حاملات الأقليات، وعلى هذا نجد أنه عندما ينعكس جهد الوصلة لاتنشأ مشكلة إزالة شحنة الأقلية الزائدة، ومن هنا نرى أن زمن التخزين في دايود شوتكى يكاد أن يكون مهملا وبالتالي تزيد سرعة العمل.



شكل (7-3) أشكال الموجة للمثال (3-1)


من الزمن t=0، إلى الزمن t=T، يكون الدايود موصلة توصيلا أماميا ويكون التيار  $I_F \approx V_1/R$ .

وإبتداء من الزمن T=T يتحول جهد دخل الدايود من  $V_1$  إلى  $V_2$ -، ويسرى التيار في الإتجاه العكسى حيث ( $V_2$ -  $V_2$ )، والذي يزيل شحنات الأقلية النيار في الإتجاه العكسى حيث ( $V_2$ -  $V_3$ -  $V_4$ ) يتغير التيار  $V_3$  والجهد  $V_4$  أسيا الزائدة، وعند تمام إزالتها (والذي يستغرق الزمن  $V_3$ ) ويصلا إلى قيم الحالة الثابتة  $V_3$ - و  $V_4$ - على الترتيب، ويبين الشكل زمني التخزين  $V_3$ - و الإنتقال  $V_3$ - ويلحظ أن زمن التخزين  $V_3$ - ويقل بإزدياد مقدار النيار العكسى  $V_3$ - ويقل بإزدياد مقدار النيار العكسى  $V_4$ - ويقل بإزدياد مقدار النيار العكسى  $V_3$ - والإنتقال  $V_4$ - ويقل بإزدياد مقدار النيار العكسى  $V_4$ - ويقل بإزدياد مقدار النيار العكسى  $V_4$ - ويقل بإزدياد النيار والعكسى  $V_4$ - ويقل بإزدياد النيار والعكسى  $V_4$ - ويقل بإزدياد النيار والعكسى  $V_4$ - ويقل بإزدياد النيار والغرب والإنتقال  $V_4$ - ويقل بإزدياد النيار والعكسى  $V_4$ - ويقل بإزدياد النيار والعكسى  $V_4$ - ويقل بإزدياد النيار والعكسى والمؤرد والنيار والعكسى والمؤرد والمؤرد

الفصل الثالث

تيارات الباعث  $I_E$ ، والقاعدة  $I_B$ ، والمجمع  $I_C$  موجبة عند سريانها في الإتجاهات كالمشار إليها في شكل (3-9).

وسوف نتناول شرح نظریة عمل الترانزیستور طراز n-p-n، وهی تماثل نظریة عمل الترانزیستور طراز p-n-p.



شكل (3-10) دائرة ترانزيستور n-p-n

من دائرة الترانزيستور n-p-n المبينة في شكل (E-D)، وفيه وصلة الباعث E-B القاعدة E-B في إنحياز أمامي (قطب البطارية الموجب موصل بالقاعدة E-B في إنحياز عكسي (قطب البطارية السالب موصل بينما وصلة المجمع القاعدة E-B في إنحياز عكسي (E-B)، كما يكون جهد الإنحياز الأمامي E-B أقل بكثير من جهد الإنحياز العكسي E-B0)، وحيث أن وصلة الباعث القاعدة E-B1 في إنحياز أمامي فتنتشر الفجوات الإليكترونات من الباعث (نوع E-B1) إلى القاعدة (نوع E-B1)، وبالمثل تنتشر الفجوات من القاعدة إلى الباعث، ومما يزيد من تيار الباعث E-B1 والذي يكون سالبا (في عكس اتجاه السهم)، أما في وصلة المجمع E-B1 والموصلة توصيل عكسيا، فإن معظم الإليكترونات المحقونة في القاعدة وتكون بمثابة حاملات أقلية فسوف تنتقل إلى منطقة المجمع، ويكون تيار المجمع أقل قليلا من تيار الباعث، ويكون:


$$I_{E} = -(I_{C} + I_{B})$$
 (3-3)

ويبين شكل (3-11) خصائص الخرج لتوصيل القاعدة المشتركة Common- base .output characteristics

ويعتمد عمل الترانزيستور ثنائى القطبية BJT على عملية التوصيل للوصلتين (E-B)، و(C-B)، وينقسم مدى عمله إلى 3 مناطق:

## 3-5 وصلة الترانزيستور ثنائي القطبية вэт ;

وصلة الترانزيستور ثنائى القطبية (Bipolar junction transistor (BJT) عبارة عن بللورة سيليكون أو جرمانيوم مكونة من:



شكل (3-9) رمز ودوائر الترانزيستور ثنائى القطبية

p-type محصورة بين طبقتين من شبه موصل نوع موجب p-type محصورة بين طبقتين من شبه موصل نوع سالب n-type كلا منهما أكبر سمكا من شبه الموصل نوع الموجب، ويعرف بترانزيستور n-p-n.


2- أو طبقة رقيقة من شبه موصل نوع سالب n-type محصور بين طبقتين من شبه موصل نوع موجب p-type كلا منهما أكبر سمكا من شبه الموصل نوع السالب، وبعرف بترانزيستور p-n-p.

ويوضح شكل (3-9) رمزى نوعى الترانزيستورين والدائرة التى تمثل كلا منهما.

ونحصل في النهاية على جهاز ذو  $\mathbf{6}$  أطراف تعرف بــ: الباعث (Emitter (E) والقاعدة (Base (B) ، ويشير السهم المرشد عند الباعث إلى نوع الترانزيستور، ففي حالة السهم الخارج من القاعدة يعنى ترانزيستور  $\mathbf{n} - \mathbf{p} - \mathbf{n}$  وفي حالة السهم الداخل للقاعدة يعنى ترانزيستور  $\mathbf{p} - \mathbf{n} - \mathbf{p}$  ويمكن إعتبار

الفصل الثالث

119




شكل (12-3) تشكيلات الترانزيستور: CC -c CE -b CB -a

1- تشكيل القاعدة المشتركة (Common-Base (CB).

2− تشكيل الباعث المشترك (Common-Emitter (CE).

3- تشكيل المجمع المشترك (Common-Collector (CC).

فمثلا في تشكل القاعدة المشتركة (CB) الموضح في شكل (a-13-3)، وباعتبار أن وصلة E-B دائرة مفتوحة أي أن:  $I_{\rm E}=0$ )، ووصلة E-B ذات إنحياز عكسي، فيمر نتيجة لذلك تيار تشبع عكسي  $I_{\rm C}=1$  في دائرة الخرج؛ وإذا أصبحت الوصلة E-B ذات إنحياز أمامي فسوف تسرى تيارات الباعث  $I_{\rm E}=1$  والقاعدة  $I_{\rm E}=1$  ، والمجمع  $I_{\rm E}=1$  للمعادلة (3-4).




شكل (3-13) دوائر الترانزيستور بدوائر دخل مفتوحة

ويتم تعريف معامل كسب التيار a في دائرة CB من العلاقة التالية:

$$a = -(I_C - I_{CO}) / I_E$$
 (3-4)

وتكون a دائما موجبة، وتتحصر بين 0.9، و 0.998 كما يكون  $I_c >> I_{co}$  وعلى هذا يكون:

$$|\mathbf{I}_{\mathsf{C}}| = |\mathbf{I}_{\mathsf{E}}| \tag{3-5}$$



شكل (3-11) خواص خرج التوصيل بالقاعدة المشتركة CB

منطقة القطع Cut-off، والمنطقة الفعالة Active، ومنطقة التشبع Saturation.

ففى حالة الإنحياز العكسى لكلتا الوصلتين فسوف يمر تيار تشبع عكسى صغير جدا خلال الوصلتين مما نعزيها إلى منطقة قطع Cut-off region وبما يناظر مفتاح غير موصل أى مفتوح Open، وهذه المنطقة تقع تحت المنحنى عند  $I_E=0$  في شكل ( $I_E=1$ ).

وإذا كانت كانت وصلة الباعث-القاعدة E-B موصلة أماميا وكانت وصلة المجمع-القاعدة C-B موصلة عكسيا فإن تيار الخرج (تيار المجمع) يكون خطيا معتمدا على تيار الدخل (تيار الباعث) ويكون العمل هنا في المنطقة الفعالة وهي منطقة ذات إهتمام بسيط عند استخدام الترتنزيستور كمفتاح.

أما منطقة التشبع فهى ذات أهمية فى عمل الترانزيستور كمفتاح ففى هذه المنطقة تكون كلتا الوصلتين موصلتين توصيلا أماميا وبما يناظر مفتاح موصِل، أي مغلق ON.

## 3-5-1 نشكيلات النرانزيسنور:

يمكن أن يتخذ الترانزيستور واحدا من تشكيلات ثلاثة كما هو موضح في شكل (3-1):

مما يوضح أن تيار الخرج  $I_c$  يكون مساويا تقريبا تيار الدخل  $I_E$ ، كما أن تيار القاعدة  $I_B$  يكون صغير اجدا يمكن إهماله.

بالمثل في تشكيل المجمع المشترك (CE) الموضح في شكل (b-13-3)، تكون وصلة B-E دائرة مفتوحة أي أن: ( $I_B=0$ )، وتكون وصلة B-E ذات إنحياز عكسي، ويمكن الحصول على تيار المجمع  $I_C$  باستخدام المعادلتين (3-3)، (4-3) كالآتى :

$$I_C = \{ \alpha / (1-\alpha) \} . I_B + \{ (1/1-\alpha) \} . I_{CO}$$
 (3-6)

أو :

$$I_{C} = \beta I_{B} + (\beta + 1) I_{CO}$$
 (3-7)

. حيث .

$$\beta = \alpha / (1 - \alpha) \tag{3-8}$$

ويكون  $\beta$  هو معامل كسب التيار في دائرة CE ، وحيث أن  $\alpha$  تكون قريبة من الوحدة ، فتكون قيمة  $\beta$  كبيرة .

فإذا كانت : a = 0.98 ، فتكون :

$$\beta = 0.98 / (1 - 0.98)$$

= 49

ومن المعادلة (3-7) وحيث أن  $I_{co}$  يكون صغير ا جدا ، فيمكن إعتبار أن :

$$I_{\rm C} \approx \beta I_{\rm B}$$
 (3-9)

ومما يعنى أن تيار المجمع يتناسب طرديا مع تيار القاعدة .

وبالمثل أيضا يمكن إيجاد كسب النيار في دائرة CC وذلك من المعادلتين (3-3)، ونجده مساوياً: ( $\beta + 1$ ).

## 3-5-3 عمل البرانزيسنور كمفناخ:

عند استخدام التر انزيستور كمفتاح، فيكون عمله ببساطة هو عبارة عن توصيل الحمل  $R_L$  بالمنبع V أو فصله عنه، كما هو مبين في شكل (3–14).

شكل (3-14) عمل الترانزيستور كمفتاح

ويعمل المفتاح حينئذ كمفتاح تشغيل كهربائى حيث تطبق الكميات الحاكمة Controlling quantities على أطراف الدخل، بينما يوصل الحمل على التوالى مع المنبع على أطراف الخرج.

وفى الحالة القياسية يجب ألا يسمح الترانزيستور بمرور أى تيار خلال الحمل R عندما يكون مفتوحا OFF، أى يكون الترانزيستور فى منطقة القطع Cut-off، وعلى الجانب الآخر بجب أن يكون جهد الحمل مساويا للجهد V عندما يكون الترانزيستور مغلقا ON، أى يصل لمنطقة التشبع.

وعملياً فى الترانزيستورات التى تعمل كمفتاح، فإنه يمر تيار خلال الحمل ويكون صغيرا جدا وذلك فى حالة الفتح OFF، وكما يكون جهد الحمل أقل بقدر بسيط من الجهد ٧.

## وتختلف الثلاثة أشكال السابقة من وجهة نظر استخدام الترانزيستور كمفتاح:

ففى تشكيل CB نجد أن تيار الدخل  $I_{\rm E}$  المطلوب لتشغيل الترانزيستور كمفتاح يكون تقريبا كبيرا كتيار المجمع  $I_{\rm C}$  المطلوب تغيير حالته، وفى تشكيل CC نجد أن جهد الدخل اللازم لتشغيل المفتاح يكون كبيرا تقريبا مثل جهد التغذية، أما فى

تشكيل CE فيكون تيار أو جهد الدخل المؤثران في التغير Switching صغيرا جدا مقارنة بالتيار أو الجهد المطلوب تغييرهما Switched.

ومن هنا نجد أن تشكيل CE هو أحسن تشكيل مفيد، والأكثر شيوعا في استخدام الترانزيستور كمفتاح.

## 3-5-3 استخدام نشكيك النرانزيستور CE كمفتاح:

يبين شكل (a-15-3) دائرة استخدام الترانزيستور في تشكيل CE كمفتاح .


وفيه يتحكم الجهد  $V_i$  في تشغيل المفتاح، فعندما يكون هذا الجهد أقل من جهد القاطع Cut-in للترانزيستور يكون تيار القاعدة:  $0 \approx I_B$ ، وبالتالى يكون تيار المجمع أيضا:  $0 \approx I_C$  وهذا يناظر وضع فتح (OFF) كما في شكل (0 = 15 - 1)، ومع إزدياد الجهد  $V_i$  يزداد تيار القاعدة  $I_B$ ، وبالتالى يزداد تيار المجمع  $I_C$  ( $I_C \propto I_B$ )، ويمكن ازدياد تيار المجمع  $I_C$  الأقصى قيمة ممكنة  $I_{C,max}$  حيث:

 $I_{C,max} = I_{C,sat} \approx V_{CC}/R_{C}$ 

. (  $V_{CE} \approx 0$  : وبفرض أن جهد المجمع القاعدة : 0

أما فوق ذلك فإن أى زيادة فى تيار القاعدة  $I_B$  لايقابله أى زيادة فى تيار المجمع .

وأثناء إزدياد تيار المجمع  $I_c$  فإن الجهد  $V_{CE}$  يتناقص وفى النهاية يصبح أقل من جهد القاعدة—المجمع  $V_{BC}$  مما يجعل وصلة المجمع—القاعدة فى الإنحياز الأمامى، ولهذا السبب تصبح كلتا الوصلتان موصلتين أماميا وبالتالى يصل الترانزيستور لحالة التشبع، وهذا يناظر وضع قفل (ON) كما فى شكل (c-15-3)، ويكون الجهد  $V_{CE}$  محصورا بين  $V_{CE}$  فولت لترانزيستور السيليكون، ومما يعطى جهد قيمته  $V_{CE}$  تقريبا على المقاومة  $V_{CE}$ 




شكل (3-15) دائرة الترانزيستور CE كمفتاح وفي وضعى الفتح والغلق 3-4-4 سرعة النغير للزانزيسنور الثنائي القطبية B JT :

عندما تتغير حالة الترانزيستور من حالة الفتح (OFF) إلى حالة الغلق (ON)، يحتاج تكوين الشحنات للوصول إلى الحالة الثابتة إلى زمن، وبالمثل عند تغير حالة الترانزيستور من حالة الغلق (ON) إلى حالة الفتح (OFF) فإن الشحنات المخزنة الزائدة تحتاج أيضا في إزالتها لبعض الوقت، ولهذين السببين يحدث تأخير زمني في عمل الترانزيستور كمفتاح، ويمكن شرح هذه التأخيرات الزمنية أكثر مع المثال التالي.

## مثال (2-3) :

ناقش الإستجابة لشكل الموجه الموضحة في شكل (a-16-3) لدائرة الترانزيستور الذي يعمل كعاكس والموضح في شكل (b-16-3).

#### الحل:



شكل (3-16) الترانزيستور كعاكس

 $t_{ON} = t_d + t_r$ 

وعند الزمن t = T يعود جهد الدخل عند القاعدة إلى القيمة الإبتدائية v = t وبسبب شحنات الأقلية الزائدة المخزنة في القاعدة فإن تيار المجمع لايستجيب في الحال ويصبح تيار القاعدة :

 $I_{B2} = (\ V_1 - V_{BE}\ )\ /\ R_B = (\ -10 - 0.7\ )\ /\ 5 = -2.14\ mA$  e so limits also like it is a light of the solution of the solution

وتعرف الفترة الزمنية المنقضية حتى ينخفض تيار المجمع  $I_c$  ويصل إلى قيمة 90% من قيمة التيار بزمن التخزين $I_{c,sat}$  كما يعرف الزمن اللازم لينخفض تيار المجمع من قيمة 90% إلى قيمة 10% من قيمة التيار  $I_{c,sat}$  بزمن الهبوط  $I_{c,sat}$  ) Turn-off time ( $I_{c,sat}$ ) الهبوط  $I_{c,sat}$  ( $I_{c,sat}$ ) عرب المجمع من مجموع الزمنين بزمن الفصل  $I_{c,sat}$  ( $I_{c,sat}$ ) حيث:

 $t_{OFF} = t_s + t_f$ 

أما طريقة الحسابات الحقيقية للأزمنة  $t_{t}$ ، و  $t_{t}$ ، و  $t_{t}$ ، و غارج المختلفة وخارج مجال كتابنا هذا، ويبين شكل (3–11) أشكال الموجة المختلفة.

ويمكن التقليل من زمن التوصيل  $t_{ON}$  وذلك بزيادة الجهد  $V_2$  ولكن هذا سيؤدي إلى زيادة زمن التخزين  $t_{ON}$  نتيجة للزيادة في قيمة تيار القاعدة، إلا أنه يمكن تقليل زمن الفصل  $t_{OFF}$  بجعل قيمة الجهد  $V_1$  أكثر سالبية، ما يتسبب في سريان تيار قاعدة في الإتجاه العكسي ومن هنا يقلل من الزمن المطلوب لإزالة شحنات الأقلية الزائدة المخزنة في منطقة القاعدة.

طبقا لشكل الموجة وعندما يكون :  $V_i = -10V$  تكون وصلة القاعدة—الباعث (BE) في الإنحياز العكسى ، ويكون الترانزيستور في وضع القطع Cut-off وبالتالي يكون في الإنحياز العكسى ، ويكون الترانزيستور في وضع القطع  $I_{c}\approx 0$  وأيضا  $I_{c}\approx 0$  كما تشحن السعة الإنتقالية  $I_{c}\approx 0$  بشــــحنة -  $V_{c}\approx 0$  ما 10.

وعند الزمن t=0 ، يتغير جهد الدخل عند القاعدة ولكنه لايتغير لحظيا وإنما يتغير أسيا بثابت زمنى مقداره ( $R_B C_{BE}$ ) حتى يصل إلى جهد الحالة الثابتة + 10V

وبمجرد وصول جهد القاعدة – الباعث  $V_{BE}$  لجهد القاطع للترانزيستور يصبح موصلا ، كما يسبب الإزدياد في الجهد عند القاعدة إلى ازدياد تيار القاعدة وفي النهاية يصل الترانزيستور للتشبع وبالتالي يصبح تيار القاعدة :

$$I_{B1} = (V_2 - V_{BE}) / R_B = (10 - 0.7) / 5 = 1.86 \text{ mA}$$

ويكون تيار المجمع:

$$I_{C,sat} = (V_{CC} - V_{CE,sat}) / R_C = (10 - 0.1) / 2$$
  
  $\approx 5 \text{ mA}$ 

ويكون تيار القاعدة المطلوب لتوصيل الترانزيستور للتشبع:

 $I_{B,sat} = I_{C,sat} / h_{FE} = 5 / 30 = 0.167 \text{ mA}$ 

حيث: hee ... هو معامل كسب التيار.


ومن هنا نجد أن : I<sub>B1</sub> >> I <sub>B,sat</sub>، وبالتالى يكون الترانزيستور فى منطقة التشبع، وأيضا يكون:

 $V_o = V_{CE,sat} \approx 0.1 \text{ V}$ 

 $I_{C,sat}$  النيار المجمع إلى قيمة 10% من قيمة التيار  $I_{C,sat}$  بزمن الناخير Delay time  $t_0$  كما يعرف الزمن اللازم لرفع تيار المجمع خلال المنطقة الفعالة من قيمة  $I_{C,sat}$  إلى قيمة 90% من قيمة التيار  $I_{C,sat}$  بزمن الصعود Rise time  $t_0$ 0 ويعرف مجموع الزمنين بزمن التوصيل  $I_{C,sat}$ 0 حيث:

## 3-6 ترانزيستور شوتكى:

من أشكال الموجة في المثال السابق يمكن التقليل بقوة من زمن التخزين وذلك بمنع الترانزيستور من الوصول إلى حالة التشبع، وواحدة من هذه الطرق التي تؤدى إلى تحقيق ذلك هو توصيل دايود شوتكي بين القاعدة والمجمع كما هو موضح في شكل (3-18)، فعندما يكون الترانزيستور في المنطقة الفعالة يكون دايود شوتكي موصل إنحيازا عكسيا، كما أنه يكون موصلا عندما يهبط جهد وصلة القاعدة المجمع إلى أقل من ٧ 0.4، والايسمح لجهد المجمع للهبوط اقل من ٧ 0.4 تحت جهد القاعدة، ومن هنا تصبح وصلة المجمع غير موصلة توصيلا أماميا بطريقة كافية وبما يمنع من دخول الترانزيستور لمنطقة التشبع.




شكل (3-18) ترانزيستور سكوتكى

# 3–7 ترانزيستور مجال التأثير FET:

الترانزيستور مجالى التأثير Field-Effect Transistor (FET) هو نوع آخر من أشباه الموصلات الثلاثية الأطراف والتي يمكن استخدامها كمفاتيح تشغيل سريعة.

ويعتمد تشغيل هذه الأجهزة على التحكم في سريان حاملات الشحنات الأغلبية المعتمد تشغيل هذه الأجهزة على التحكم في سريان حاملات الأجهزة يرتبط نوع واحد فقط من حاملات الشحنة في سريان التيار فيمكن إعتبارها أجهزة أحادية القطبية Unipolar devise ، على النقيض من الأجهزة الثنائيية القطبية BJT حيث يشارك نوعي حاملات الشحنة في سريان التيار.



شكل (3-17) أشكال الموجة لدائرة العاكس للمثال (3-2)

إشباه الموصلات وعلاقتها بالأنظمة الرقمية

الفصل الثالث

ويوجد نوعان من ترانزيستورات مجال التأثيرى:


1- وصلة ترانزيستور مجال التأثيري Junction Field-Effect Transistor JFET

2- ترانزيستور مجالى التأثير المعدن والأوكسيد وشبه الموصل

Metal-Oxide-Semiconductor Field-Effect TransistorMOSFET

## 3-7-1 وصلة نرانزيسنور مجالي الناثير:

تتكون غالبا من قضيب من مادة السيليكون من نوع سالب n-type، أو نوع موجب p-type، ويتم توصيل نهايتى القضيب بنهايتين معدنيتين تعرفان ب: المنبع Sourse، والمصب Drain، وبتوصيل نهايتى القضيب بمصدر جهد يمر التيار الكهربى على طول القضيب، وعندما يكون مرور التيار بسبب سريان الإليكترونات تسمى التركيب p-channel عندما يكون مرور التيار بسبب سريان الفجوات.



شكل (3-19) وصلة ترانزيستور مجالى التأثير

وفى التركيبة n-channel يتم مزج شوائب من النوع p-type بين المنبع والمصب فتتكون وصلة تنائية p-n وتوصل المادة p بنهاية معدنية تعرف بــ: البوابة Gate.


ويتم التحكم في سريان التيار خلال الدايود p-n من خلال مجال كهربي. ويوضح شكل (a-19-3) التركيبة n-channel لوصلة ترانزيستور مجالي التأثير، كما يوضح شكل (b-19-3) رموز نوعي وصلة ترانزيستور مجالي التأثير المستخدمة في الدوائر.

فنفرض مثلا أن جهد البوابة—المنبع ( $V_{\rm GS}=0$ )، وجهد المصب—المنبع ( $V_{\rm DS}=0$ )، وخهد المصب—المنبع والمصب منخفض فبناء على ذلك يصبح سمك القناة تقريبا غير منتظم بين المنبع والمصب (أى أن منطقة الإستنفاذ Depletion region تكون صغيرة جدا) وهنا يعمل الجهاز كمقاومة أومية ، ومع إزدياد الجهد  $V_{\rm GS}$  يزداد تيار القناة جاعلا وصلة البوابة ذات إنحياز عكسي الذي يكون غير منتظم حيث يزداد مع الإبتعاد عن المنبع ويصل اقصاه عند المصب، وبسبب وصلة البوابة ذات الإنحياز العكسي تنتشر منطقة الإستنفاذ وتضغط على القناة والتي تكون أكثر ظهورا على مسافات أبعد من المنبع، وهذا يتسبب في إزدياد المقاومة ويكون معدل إزدياد تيار المصب  $V_{\rm DS}$  مع الجهد  $V_{\rm DS}$  أصغر، وأخيرا نصل للجهد  $V_{\rm DS}$  الذي عنده تضيق القناة ويبدأ تيار المصب  $V_{\rm DS}$  التسطيح  $V_{\rm DS}$  الذي يبدأ عنده تشبع تيار المصب  $V_{\rm DS}$  عندما يكون  $V_{\rm CS}$  كما يشار إلى الجهد  $V_{\rm DS}$  الذي يبدأ عنده تشبع تيار المصب  $V_{\rm DS}$  عندما يكون جهد  $V_{\rm CS}$  على الدايود (البوابة—المنبع) ذات الإنحياز العكسي، فسيحدث التضييق عند قيم  $V_{\rm DS}$  الصغيرة، كما سيكون تيار التشبع للمصب صغيرا، وعموما فإن جهد قيم  $V_{\rm DS}$  المختلف جهود  $V_{\rm DS}$  يتم التعبير عنه بالعلاقة:

 $V_{P} \approx V_{PO} + V_{GS} \tag{3-10}$ 

ومن هذه المعادلة يصبح  $(V_P = 0)$  عندما يكون:  $(V_{GS} = -V_{PO})$ ، وعند هذا الجهد للبوابة، يصبح تيار المصب مساويا للصفر ويصبح الترانزيستور في القطع، وأيضا عندما يكون:  $(V_{GS} < -V_{PO})$  يصبح الترانزيستور في القطع.

ويبين شكل (3-20) خاصية الفولت-أمبير لوصلة المصب-المنبع من ترانزيستور مجال التأثير من النوع n-channel



شكل (3-20) خاصية الفولت-أمبير لترانزيستور مجال التأثيري من النوع n-channel

## 3-7-2 نرانزيسنور شبه الموصل وللأوكسير والمعدن مجالي الناثع:

وهو يشبه وصلة ترانزيستور مجال التأثيري JFET، ويتم عمله من مادة شبه موصلة مزروع عليها طبقة رقيقة (سمكها حوالي 0.1 µm) من مادة أكسيدية مثل ثاني أكسيد السيليكون Si O<sub>2</sub> ومثبت عليها معدن كالألومينيوم فتتكون البوابة Gate، وتكون البوابة المعدنية معزولة عن القناة ولذا فهي تسمى ترانزيستور مجال التأثيري ذو البوابة المعزولة (Insulated Gate Field-Effect Transistor (IGFET).

ويوجد نوعان من الترانزيستور شبه الموصل والأكسيد والمعدن مجال التأثيري :MOSFET

- 1− النوع التعزيز Enhancement MOSFET
  - 2 النوع التفريغ Depletion MOSFET

وكما في نوع وصلة المجال التأثيري JFET، يمكن الحصول على النوعين n-channel، وp-channel، وتتشابه نظرية عملهما، إلا أنه يفضل أنواع أجهزة n-channel نظرا لسرعتها العالية، كما أن أنواع أجهزة p-channel لم تعد تستخدم و لايعتمد عليها، إلا أنها مفيدة جدا في أجهزة شبه موصلات وأكسيد والمعدن المتتامة (Complementary MOS (CMOS)، والتي سيتم مناقشتها لاحقا.

وأجهزة MOSFET تمثل نموذج للمفاتيح حيث لايمر تيار بين المصب والمنبع عندما يتساوى جهدى البوابة والمصدر، إلا أنه إذا زاد جهد البوابة بالنسبة لجهد المنبع عن حد معين فيتحول الجهاز لوضع التوصيل Turn-on.


#### 1- النوع التعزيز Enhancement MOSFET

الفصل الثالث

ويبين شكل (a-21-3) التركيبة الأساسية لهذا النوع n-channel، حيث يتم غمس منطقتين n-type تعرفان بالمنبع S والمصب D على تركيبة من p-type مزروع عليها طبقة رقيقة من مادة ثاني أوكسيد السليكون تمثل البوابة G، ويتم أخذ نهايات توصيل طرفية معدنية للمنبع، والمصب، والبوابة.

وهنا لن تتواجد قناة بين المنبع والمصب مالم يطبق جهد موجب أكبر من الجهد القمى  $V_T$  عند البوابة G كما هو موضح في شكل (b-21-3) ، وبسبب هذا المجال الناشئ من البوابة تتجذب الإليكترونات من التركيبة P-type لأعلى في إتجاه البوابة بين منطقتي المنبع والمصب فتحول هذه المنطقة إلى منطقة n-type مكونة قناة من النوع n أو n-channel ، حيث تتسبب هذه القناة في سريان الإليكترونات من المنبع إلى المصب عند تطبيق جهد موجب على المصب، ومن هنا نجد أن تطبيق الجهد الموجب على البوابة يعزز سمك البوابة ومن هنا جاءت تسمية هذا النوع بـ "النوع التعزيز".

ومع إزدياد جهد المصب يزداد تيار المصب ويؤول التشغيل كتشغيل مقاومة للجهود الصغيرة كما في نوع وصلة الترانزيستور مجال التأثيري JFET ، ويحدث التضييق عندما يكون الجهد VDS كبيرا بالقدر الكافي والذي يقلل المجال بالقرب من المصب ليصل للصفر ومما يجعل تيار المصب التا ثابتا نسبيا . الفصل الثالث




شكل (3-22) الرموز المستخدمة في أجهزة MOSFET

## 3-7-3 عمل البرانريسنورات مجال الناثيري كمفانية:

يمكن استخدام كلا من النوعين السابقين كمفاتيح، وكما ذكرنا أنها أجهزة أحادية القطبية أى أن التيار يمر نتيجة لسريان نوع واحد من حاملات الشحنة السائدة، كما أنها أجهزة تحكم جهدية Voltage controlled devices.

فعند استخدام وصلة ترانزيستور مجال التأثيرى JFET كمفتاح ، تكون الوصلة في تشكيلة منبع مشترك (CS) محمد Common Sourse (CS) مع مقاومة  $R_D$  في دائرة المصب، كما سيوضح في المثال (3–3) بالمثل يوضح المثال (3–4) استخدام الترانزيستور MOSFET كمفتاح، كما يمكن استخدام الترانزيستور MOSFET كمقاومة كما سيوضحه المثال (3–5) ومنه يمكن استخدام عدد 2 من أجهزة MOSFET لعمل مفتاح يعمل المثال (3–5) ومنه يمكن استخدام عدد 2 من أجهزة CT مقاومة غير خطية).

وأجهزة ترانزيستورات مجال التأثيرى FETs ليست لها مشاكل تخزين أو إزالة حاملات الشحنة الأقلية عند تتغير حالاتها من الفتح إلى القفل أو العكس، لذا فإن عملية إعادة توزيع الشحنات لاتنشأ والتي تتسبب في التأخير الزمني كما يحدث في الأجهزة الثنائية القطبية، إلا أن أجهزة ترانزيستورات مجال التأثيري FETs عند استخدامها كمفاتيح تنشأ عنها سعاويات تساهم في التأخير الزمني نتيجة لشحنها وتفريغها خلال مقاومة المصب عند تغيير حالات الفتح والقفل، وعامة فإن أزمنة التأخير في حالات الفتح والقفل في الأجهزة الأحادية القطبية تكون أعلى من مثيلتها في الأجهزة الثنائية القطبية، إلا أن التطورات في أجهزة شبه الموصلات الأكاسيد



n-channel التركيبة الأساسية للنوع التعزيز-a (21-3) شكل -a (21-3) استثارة القناه عندما-b

## : Depletion MOSFET النوع التفريغ

ويتم تصنيعه بنشر شوائب من نوع n-type بين منطقتين من النوع n-type والتى تعمل كقناة بين المنبع والمصب، وهنا سيسرى تيار بين المصب والمنبع حتى في حالة غياب الجهد الموجب على البوابة، كما يتم التحكم في تيار المصب جهد سالب على البوابة والذي يتسبب في تفريغ القناة ومن هنا جاءت تسمية هذا النوع بنوع التفريغ التفريغ تشغيله بنظرية تشغيل وصلة بنوع التفريغ التأثيري JFET والذي تعتبر أيضا من أجهزة نوع التفريغ.

ويبين شكل (2-3) الرموز المستخدمة في أجهزة MOSFET من النوعالم المستخدمة في أجهزة MOSFET من التعزيز والتفريغ، أما حيث يمثل الشكلين (a-22-3)، و(a-22-3) كلا النوعين التعزيز والتفريغ، أما الشكل (c-22-3) فيمثل بصفة خاصة نوع التعزيز، ويجب الأخذ في الإعتبار أن الرموز المستخدمة في أجهزة MOSFET من النوع p-channel فيما عدا أنها تكون معكوسة السهم.

أشباه الموصلات وعلاقنها بالأنظمة الرقمية

أ- عندما يكون جهد الدخل  $V_1 = -5$ ، عندئذ يعمل الترانزيستور عند النقطة A حيث:

$$V_0 \approx V_{DD} = 20 \text{ V}$$
 ,  $I_D \approx 0$ 

وهي حالة تعادل حالة فصل OFF.

 $V_i = 0$  النقطة B عندماً يكون جهد الدخل  $V_i = 0$  عندئذ يعمل الترانزيستور عند النقطة حيث :


 $V_0 = 1 V$  و،  $I_D \approx 3.8 \text{ mA}$ 

وهى حالة تعادل حالة توصيل ON.

## مثال (3-4) :

مطلوب تعیین جهد الخرج  $V_0$  فی الدائرة المبینة فی شکل (3–25) فی حالتی جهد الدخل  $V_1$ : أ– مساویا  $V_2$ 0 ، ب– مساویا  $V_3$ 4 .

يتم الإستعانة بخواص الخرج للترانزيستور MOSFET المبينة في شكل (3-26).



شكل (3-25) دائرة المثال (3-4)

#### الحل:

يتم رسم خط الحمل Load line كما هو مبين في شكل (3-26) باعتبار أن:


 $I_D=2.5~\text{mA}$  : و منه بکون  $R_D=2~\text{K}\Omega$  و  $V_{DD}=5~\text{V}$ 

والمعدن MOS جعلت من الممكن الحصول على سرعات أعلى مقارنة بسرعات الأجهزة الثنائية القطبية .

## مثال (3-3) :

مطلوب تعيين جهد الخرج  $V_0$  في الدائرة المبينة في شكل (3-23) في حالتي جهد الدخل  $V_1$ : أ- مساويا:  $V_2$  ، ب- مساويا:  $V_3$  .

يتم الإستعانة بخواص الخرج للترانزيستور JFET المبينة في شكل (3-20) .




شكل (3-23) دائرة المثال (3-3)

#### الحل:

يتم رسم خط الحمل Load line كما هو مبين في شكل (3-24) باعتبار أن:

 $I_D=4$  mA : و  $R_D=5$  KΩ ، و منه یکون  $V_{DD}=20$  V



شكل (3-24) خواص الخرج نوصلة ترانزيستور مجال التأثيري JFET

الفصل الثالث


#### الحل:

 $V_{DS} = V_{GS}$  :من الدائر ة نجد أن

وعلى منحنيات الخرج للترانزيستوريتم توقيع جميع النقط التي يتساوى عندها كلا من الجهدين  $V_{GS}$  و  $V_{GS}$  (يكون كلاهما مساويا  $V_{GS}$  عند النقطة  $V_{DS}$ )، وكما هو مبين في شكل (3-28) .

وفى النهاية نجد أن المنحنى MN يمثل المحل الهندسي لجميع النقط التي يتساوى عندها كلا من الجهدين  $V_{DS}$  و  $V_{DS}$ .

ومن المنحنى يتبين لنا أن الترانزيستور بالتوصيل المبين يعمل كمقاومة غير خطية Non-linear transistor.




شكل ( 3-28) توضيح للترانزيستور الذي يعمل كمقاومة غير خطية

## مثال (3-6) :

مطلوب تعيين جهد الخرج  $V_0$  في الدائرة المبينة في شكل (3–27) في حالتي جهد الدخل  $V_1$ : أ- مساويا  $V_2$ 0 ، ب- مساويا  $V_3$ 4.

مع العلم أن الترانزيستورين  $T_1$  و  $T_2$  متماثلين، كما يبين شكل (3–26) خواص الخرج لكليهما.



شكل (3-26) خواص الخرج لترانزيستور MOSFET شكل للمثال (3-4) مع خط الحمل

أ- عندما يكون جهد الدخل  $V_1 = 0$  ، عندئذ يكون الترانزيستور قاطع حيث يكون الجهد بين المنبع والبوابة تحت مستوى جهد العتبه Threshold voltage وبالتالى يكون جهد الخرج  $V_0 = 5$  ( النقطة  $V_0 = 5$  ).


 $V_i = 5$  النقطة الدخل  $V_i = 5$  عندئذ يعمل الترانزيستور عند النقطة المحيث:

 $V_0 \approx 0 \text{ V}$ 


وهي حالة تعادل حالة توصيل ON

## مثال (3-5) :

مطلوب رسم منحنى الجهد  $V_{DS}$  مقابل التيار  $I_{D}$  للترانزيستور نوع التعزيز Enhancement MOSFET والموصل كما هو مبين في شكل (3–27) يتم الإستعانة بخواص الخرج للترانزيستور MOSFET المبينة في شكل (3–26).



شكل (3-27) دائرة المثال (3-5)



شكل (3-30) منحنيات المثال (3-6)

ب- عندما یکون :  $V_i = 5 \, V$  ، یعمل التر انزیستور  $T_1$  عند النقطة C ، وهنا :


$$V_0 = V_{ON}$$

≈ 0 V

# 3-7-4 أجهزة شبه الموصلات والأكسيد والمعدن المننامة:

يمكن الحصول على ما يعرف بأجهزة شبه موصلات والأكسيد والمعدن p- MOSFETs بتوصيل قناتين MOSFETs إحداهما قناة والمنتامة (channel والأخرى قناة n-channel على التوالى، مع توصيل مصبيهما بنقطة واحدة والحصول على الخرج من خلال تلك النقطة، كما يتم تطبيق الدخل عند نقطة البوابة المشتركة كما يتبين ذلك من شكل (31-3).

ففی هذه الدائرة عندما یکون  $V_{\rm i}=V_{\rm c}$  یصبح  $V_{\rm i}=V_{\rm c}$  فعند ذلك یکون ففی هذه الدائرة عندما یکون  $V_{\rm i}=V_{\rm c}$  فعند ذلك یکون  $V_{\rm c}=V_{\rm c}$  ولهذا یکون  $V_{\rm c}=V_{\rm c}$  فعندئذ یکون:  $V_{\rm c}=V_{\rm c}$  ولهذا یکون  $V_{\rm c}=V_{\rm c}$  فعندئذ یکون:  $V_{\rm c}=V_{\rm c}$  ولهذا یکون  $V_{\rm c}=V_{\rm c}$  وحیث أن الترانزیستورین موصلین علی التوالی، فیکون تیار المصب  $V_{\rm c}=V_{\rm c}$  وهو تیار صغیر یمکن إهماله، ومن الناحیة الأخری عندما یکون  $V_{\rm c}=V_{\rm c}$  وضع فصل  $V_{\rm c}=V_{\rm c}$  فعند ذلك یکون  $V_{\rm c}=V_{\rm c}$  کما یکون  $V_{\rm c}=V_{\rm c}$  وضع توصیل  $V_{\rm c}$  فعندئذ یکون  $V_{\rm c}=V_{\rm c}$  ویکون تیار المصب  $V_{\rm c}$  صغیراً للمرة الثانیة حیث أنه یمثل تیار المصب



شكل (3-29) دائرة المثال (3-6)

الحل:

من طریقة توصیل الترانزیستور  $T_2$  نجد أنه موصل کما فی شکل (3–27)، ولهذا فهو یعمل کمقاومة غیر خطیة وکما هو موضح بالمنحنی MN فی شکل (3–28).

ويمكن رسم منحنى الحمل على منحنيات الخواص (IDSI مقابل مقابل والمقابل للمنحنى MN باستخدام العلاقات التالية:

$$V_{DS1} = V_{DD} - V_{DS2}$$

وأيضىا :

 $I_{D1} = I_{D2}$ 

ويبين المنحنى AB المرسوم في شكل (3-30) منحنى الحمل.

أ- عندما يكون :  $V_i = 0$  ، يعمل الترانزيستور  $T_1$  عند النقطة B ، وهنا :

$$V_{O} = V_{DD} - V_{T}$$

 $\approx V_{DD}$ 

= 5 V

# تدريبات

# تدريب (3-1) :


فى وصلة سيليكون ثنائية p-n، إذا كان قيمة الجهد خلال الوصلة هو: 0.7 V عند درجة حرارة الغرفة (300 K) وكانت قيمة التيار المار: mA، وإذا زادت قيمة الجهد لتصبح: 0.75 V، فاحسب:

أ- تيار الدايود.

ب- النسبة المئوية لتغير تيار الوصلة.

# تدريب (3–2) :

فى شكل (3-32) حدد عما إذا كان الترانزيستور فى المنطقة الفعالة، أم فى منطقة التشبع، وماهى المنطقة التى يعمل فيها عند:  $V_{cc} = 6 \, V$ .




شكل (3-32) دائرة التدريب (3-2)

## تدریب (3–3) :

أيضا في شكل (3-32):

أ- إوجد قيمة Rc التى تكفى لبلوغ الترانزيستور منطقة التشبع، وماذا يحدث لو زادت هذه القيمة عن القيمة المحسوبة.

للترانزيستور  $T_1$  المفتوح OFF، وفي الحالتين حيث يكون أيا من الترانزيستورين  $T_1$  أو  $T_2$  في وضع فتح OFF تكون القدرة المستنفذة صغيرة جدا (حيث أنها تكون حاصل ضرب التيار المتسرب Leakage current في الجهد  $V_{cc}$ )، وبسبب هذه الميزة لأجهزة شبه موصلات الأكسيد والمعدن المُكملة CMOS المستخدمة كمفاتيح فإنها تكون مفضلة في الدوائر المنطقية.



شكل (31-3) دائرة CMOS كمفتاح

#### \* وفي نهاية الفصل يمكننا القول:

أنه تم باختصار مناقشة أساسيات تشغيل أجهزة أشباه الموصلات مثل وصلة -p الثنائية (أو الدايود)، ووصلة الترانزيستور ثنائي القطبية BJT، والترانزيستور مجال التأثيري FET، الخ، كما تمت مناقشة عمليات تشغيل النمط الفجائية Switching mode.

وأشباه الموصلات في أشكالها المحددة هذه لم تعد مستخدمة في الأنظمة الرقمية المعقدة إلا ان دراستها يعتبر شئ أساسي كمدخل لفهم تشغيل الدوائر المتكاملة في العائلات المنطقية المختلفة تحتاج عادة لتلك الأجهزة المحددة.

#### إشباه الموصاات وعلاقتها بالأنظمة الرقمية

- إوجد قيمة  $R_B$  التى تكفى لبلوغ الترانزيستور منطقة التشبع، وماذا يحدث لو إستخدمت قيمة أقل من القيمة المحسوبة (مع إعتبار أن  $R_c = 3 \text{ K}\Omega$ ).


# تدریب (3-4) :

في شكل (3-33) إوجد مدى الجهد ۷вв ليكون الترانزيستور:

أ- في منطقة القطع Cut-off region.

ب- في المنطقة الفعالة Active region.


ج- في منطقة التشبع Saturation region.



شكل (3-33) دائرة الترانزيستور للتدريب (3-4)

# تدریب (3–5):

فى الدائرة الموضحة فى شكل (3-34) ، حدد عما إذا كان الترانزيستور فى المنطقة الفعالة أو فى منطقة التشبع ، واحسب قيم التيارات  $I_{E}$  ،  $I_{E}$  ، و  $I_{E}$  .



شكل (3-34) دائرة الترانزيستور للتدريب (3-5)


## تدریب (3–6) :

فى الدائرة الموضحة فى شكل (3-35) ، تم توصيل خرج العاكسين Invertor، احسب الجهد عند النقطة ٢ عندما :

أ-  $V_2 = V_2 = 0$  ويكون كلا التر انزيستورين في منطقة القطع .

ب-  $V_2 = V_2 = V_2$  و يكون كلا التر انزيستورين في منطقة التشبع .

ج- أحد الترانزيستورين في منطقة القطع ، والآخر في منطقة التشبع .



شكل (3-35) دائرة الترانزيستور للتدريب (3-6)


# تدریب (3–7) :

في الدائرة الموضحة في شكل (3-36)، حدد حالة الترانزيستور عندما يكون:

أ- المفتاحان  $S_1$ ، و  $S_2$  في وضع توصيل .

ب- المفتاح  $S_1$  في وضع توصيل، والمفتاح  $S_2$  في وضع فصل .


ج- المفتاحان  $S_1$ ، و  $S_2$  في وضع توصيل.



شكل (3-36) دائرة الترانزيستور للتدريب (3-7)

# تدریب (3–8) :


مطلوب رسم الجهد  $V_{DS}$  ، و  $I_{D}$  لدائرة الترانزيستور MOSFET الموضحة في شكل (a-37-3) ، ويبين شكل (b-37-3) خواص الخرج للترانزيستور .



شكل (3-3) دائرة وخواص الخرج للتدريب (3-8)

## تدریب (3–9) :

ناقش تشغيل الدائرة الموضحة في شكل (3-38) باستخدام منحنيات خواص الخرج المرسومة في شكل (3-26) للترانزيستور  $T_1$ ، ومنحنيات خواص الخرج المرسومة في شكل (5-37) للترانزيستور  $T_2$ .



شكل (3-38) دائرة التدريب (3-9)



- ลัดวลัด 1-4
- 2-4 فواص الدوائر النكاماية الرقمية
- 3-4 Aidib (RTL) المنطقة 3-4
- Direct-Coupled Trans. Logic ( DCTL ) cahia 4-4
- Integrated-Injection Logic ( I²L ) பேப்ப் 5–4
  - Diode- Trans. Logic ( DTL ) ख்டும் 6–4
  - High-Threshold Logic ( HTL ) ப்பட்ட 7–4
- Tranistor-Transistor Logic ( TTL ) ப்பிக்க
  - Schottky TTL खेंபம் 9-4
  - 5400/7400 TTL älmlm 10-4
  - Emitter-coupled Logic ( ECL ) dibia 11-4
    - Mos പ്രിച്ച 12-4
    - **CMOS പ്രിച്ച** 13-4
- TTL खॅट्टांवर्धी CMOS खंटांवर्धी रंग बैंक्ट्टीवर्धी 14-4
  - TRI-STATE ப்பிற் 15-4

#### 1-4 مقدمة:

فى الفصل السابق تم دراسة خصائص التغيير الفجائية Switching characteristics ، ووجدنا أن هناك نوعين أساسيين من أجهزة أشباه الموصلات: أشباه الموصلات الأحادية القطبية، وأشباه الموصلات الثنائية القطبية، والتى على أساسها يبنى تصنيع الدوائر المتكاملة الرقمية والمتاحة تجاريا.

وقد تم تصنيع العديد من مختلف الدوال الوظيفية بأشكال مختلفة باستخدام التكنولوجيا الأحادية القطبية والثنائية القطبية، كما تم تصنيع مجموعة من الدوائر المتكاملة المناسبة والتى لها نفس المستويات المنطقية وتعطى جهوداً لتأدية وظائف منطقية مختلفة وتستخدم تشكيلات لدوائر معينة، وتعرف بما يسمى بـ "العائلات المنطقية" Logic families.

# 4-1-1 العائلات المنطقية الثنائية القطبية:

تمثل المقاومات والوصلات الثنائية (والتي يمكن إعتبارها كمكثفات) والترانزيستورات العناصر الرئيسية للدائرة التكاملية الثنائية القطبية، وأساسا يوجد نوعان من التشغيل في الدوائر المتكاملة الثنائية القطبية.

## 1 - التشغيل المشبع Saturated :

وفيه يعمل الترانزيستور في الدائرة المنطقية في منطقة التشبع، وتشتمل عائلات المنطق الثنائي القطبية المشبعة على مايلي:

أ- منطق المقاومة والترانزيستور ( Resistor- Transistor Logic ( RTL )

ب-منطق الإقتران المباشر للترانزيستور ( Direct-Coupled Transistor Logic (DCTL ).

-, - منطق الحقن المتكامل ( Integrated-Injection Logic ( I²L )

د- منطق الدايود والترانزيستور Diode- Transistor Logic (DTL) .

هــ - منطق الجهد الحدى العالى High-Threshold Logic ( HTL ) .

و - منطق الترانزيستور والترانزيستور ( Transistor-Transistor Logic ( TTL )

المنطقية، وإما طبقا لعدد العناصر التي يتم تصنيعها على الشريحة والتي تحقق نفس الوظائف المنطقية.

ويبين جدول (4-1) تقسيم الدوائر المتكاملة الرقمية.

الفصل الرابع

جدول (4-1)

عدد العناصر Components	عدد البوابات الأساسية المكافئ	تقسيم الدوائر المتكاملة
حتى 99	أقل من 12	تكامل النطاق الصغير
		Small-Scale Integration (SSI)
من 100	من 12	تكامل النطاق المتوسط
إلى 999	إلى 99	Medium-Scale Integration (MSI)
من 1000	من 100	تكامل النطاق الواسع
إلى 9,999	إلى 999	Large-Scale Integration (LSI)
من 10,000	من 1,000	تكامل النطاق الواسع جداً
إلى 99,999	إلى 9,999	Very Large-Scale Integration (VLSI)
من 100,000	من 9,999	تكامل النطاق فوق الواسع
فما فوق	فما فوق	Ultra Large-Scale Integration (ULSI)

وسوف نتناول العديد من خواص الدوائر المتكاملة الرقمية التي تساعد على المقارنة بين أداء بعضها البعض وهي:

- 1− سرعة التشغيل Speed of operation.
- 2− القدرة المستنفذة Power dissipation.
  - 3− رقم الجدارة Figure of merit.

## 2− التشغيل الغير المشبع Non-Saturated:

وفيه لا يتم عمل الترانزيستور في الدائرة المنطقية في المنطقة المشبعه، وتشمل عائلات المنطق الثنائي القطبية الغير المشبعة على مايلي:

أ– منطق ترانزيستور وترانزيستور شوتكي Schottky TTL.

ب- منطق اقتران الباعث ( Emitter-coupled Logic ( ECL ).

# 4-1-2 العائلات المنطقية الأحادية القطيية:

كما درسنا في أجهزة أشباه الموصلات والأكسيد والمعدن MOS، أنها أجهزة أحادية القطبية وفي الدوائر المنطقية MOS تُستخدم دوائر MOSFETs فقط، والتي تشمل عائلاتها على مايلى:

.PMOS −ĺ

ب- NMOs.

ج- CMOs.

ففي عائلة PMOS تستخدم دو ائر النوع p-channel فقط، بينما تستخدم دو ائر النوع n-channel فقط في عائلة NMOS، كما يمكن الحصول على ما يعرف بأجهزة شبه موصلات والأكسيد والمعدن المتتامة (Complementary MOS CMOS بتوصيل قناتين MOSFETs إحداهما قناة p-channel والأخرى قناة n-channel على التوالي وتصنيعها على شريحة سيليكون واحدة.

وسوف نتناول در اسة كل هذه العائلات التي تم إستعر اضها.

# 4-2 خصائص الدوائر التكاملية الرقمية : .

مع إنتشار الدوائر المتكاملة في الأنظمة الرقمية، ومع تطور تكنولوجيا تصنيعها، أصبح من الضروري الإلمام بالخصائص المختلفة لعائلات منطق الدوائر المتكاملة العديدة ومميزاتها وعيوبها النسبية، وتقسم هذه الدوائر المتكاملة الرقمية إما طبقا لعدد البوابات الأساسية المكونة للدائرة التكاملية والتي تحقق نفس الوظائف

وهي القدرة المستنفذة في الدائرة المتكاملة، وتقدر بالتيار  $I_{cc}$  المسحوب من منبع تغذیة جهده ۷cc، وتساوی حاصل ضرب Icc x Vcc، حیث Icc القیمة المتوسطة التيارين  $I_{cc}(0)$ ، و  $I_{cc}(1)$ ، حيث :

(0). تيار المنبع عندما يكون خرج البوابة عند منطق (0).

(1). تيار المنبع عندما يكون خرج البوابة عند منطق (1).

ويعبر عن هذه القدرة بوحدات المللي وات.

: Figure of merit وقم الجداره 3-2-4

يعرف رقم الجداره للدائرة التكاملية بـ:

سرعة التشغيل (والمحددة بزمن تأخير الإنتشار ووحداتها النانو ثانية ns) مضروبة في القدرة المستهلكة (ووحداتها المللي وات mw).

ومن هنا يحدد رقم الجداره بوحدات "البيكو جول" PJ أي أن:

[PJ] = [n s] x [m W]

وكلما كانت قيمة هذه الخاصية صغيرة كلما كانت مرغوبة، وعند ثبات هذه القيمة فإنه إذا أريد زيادة سرعة التشغيل (أي تصغير زمن تأخير الإنتشار) فإن ذلك يناظر قدرة مستنفذة أعلى، والعكس إذا أريد تقليل سرعة التشغيل.

## 4-2-4 النفريع الخارجي Fan-out:

وهو يمثل عدد البوابات المتشابهة التي يمكن قيادتها ببوابة واحدة، ومن المفيد أن يكون هذا البارامتر كبيراً حيث يقلل من عدد البوابات الإضافية المطلوبة لقيادة عدد أكثر من البو ابات.

# 4-2-5 بارامترات النيار والجهد:

من المفيد جدا في تصميم الأنظمة الرقمية التعريف بالتيارات والجهود التالية:

4- التفريع الخارجي Fan-out.

5- بار امتر ات التيار و الجهد Current and voltage parameters.

-6 حصانة الضوضاء Noise immunity

7- مدى حرارة التشغيل Operating temperature range.


8- متطلبات قدرة التغذية Power supply requirements.

9- قدرات المرونة المتاحة Flexibilities available.

# : Speed of operation سرعة النشغيل 1-2-4

تتحدد سرعة تشغيل الدائرة الرقمية بدلالة مايعرف بـ "زمن تأخير الإنتشار" .Propagation delay time

ويمثل شكل (4-1) شكل الموجة لدخل وخرج بوابة منطقية، حيث يحسب زمن التأخير بالزمن المقاس عند قيمة %50 بين مستويى الجهد للدخل والخرج في شكلي الموجة، وكما هو واضح بالشكل نرى أن هناك زمني تأخير هما: tplh و tplh، و حيث يكون الزمن tpHL عندما يتغير الخرج من المستوى العالى HIGH إلى المستوى المنخفض LOW، بينما يكون الزمن tplh عندما يتغير الخرج من المستوى المنخفض LOW إلى المستوى العالى HIGH، ويكون زمن التأخير للبوابة المنطقية هو المتوسط لهذين الزمنين.



شكل (4-1) تعريف أزمنة تأخير الإنتشار من خلال أشكال الموجة لدخل وخرج بوابة منطقية

-1 مستوى جهد الدخل العالى High-level input voltage  $V_{IH}$ : ويكون أقل جهد دخل يمكن أن تتعرف البوابة عليه كمنطق (1).

2- مستوى جهد الدخل المنخفض Low-level input voltage  $V_{IL}$  ويكون أقصى جهد دخل يمكن أن تتعرف البوابة عليه كمنطق (0) .

High-level output voltage  $V_{OH}$  ويكون أقل جهد -3 مستوى جهد الخرج يناظر منطق (1).

Low-level output voltage  $V_{0L}$  ويمثل أقصى جهد متاح عند الخرج يناظر منطق (0).

و الذي الدخل العالى High-level input current  $I_{IH}$  ويكون أقل تيار والذي يتم الحصول عليه من المنبع ويناظر لمستوى جهد (1).

-6 مستوى تيار الدخل المنخفض  $I_{\rm IL}$  :Low-level input current  $I_{\rm IL}$  ويكون أقل تيار و الذي يتم الحصول عليه من المنبع ويناظر لمستوى جهد (0).


7- مستوى تيار الخرج العالى High-level output current  $I_{OH}$ : ويكون أقصى تيار للخرج ويناظر مستوى (1).

الخرج المنخفض الحرج المنخفض الحرج المنخفض الحرج ويكون الحرج ويناظر مستوى (0).

9- مستوى تيار المنبع العالى (1):High-level supply current  $I_{cc}(1)$ : وهو تيار المنبع عندما يكون خرج البوابة عند منطق (1).

-10 Low-level supply current  $I_{cc}(0)$  وهو تيار المنبع عندما يكون خرج البوابة عند منطق (0).

ويبين شكل (4-2) إتجاهات التيارات لبوابة.




شكل (4-2) إتجاهات التيارات لبوابة منطقية

#### : Noise immunity حصانة الضوضاء

من المعروف أنه في الدوائر الكهربية ربما تتولد جهود غير مرغوبة والمعروفة بــ "الضوضاء" Noise وذلك بسبب المجالات الكهربية والمغناطيسية الشاردة Stray electric & magnetic fields، مما قد يتسبب في خفض الجهد عند دخل دائرة منطقية ليكون تحت الجهد  $V_{\rm IH}$  (وهو أقل جهد دخل يمكن أن تتعرف البوابة عليه كمنطق 1)، أورفع هذا الجهد ليكون فوق الجهد  $V_{\rm IL}$  (وهو أقصى جهد دخل يمكن أن تتعرف البوابة عليه كمنطق 0)، وبالتالى يسبب ذلك في التشغيل الغير مرغوب للدائرة.


ومن هنا تعزى قدرة الدائرة لتحمل إشارات الضوضاء إلى مايعرف بـ "حصانة الضوضاء" Noise immunity، وهو من المقاييس الكمية والذى يعرف بـ "هامش الضوضاء" Noise margin ، ويوضح شكل (4-3) هوامش الضوضاء.

وهوامش الضوضاء المحددة عالية تعزى إلى هوامش ضوضاء تيار مستمر d.c. noise margins، إلا أن الكلام الدقيق في هذا المجال يرجع إلى أن الضوضاء هي نتاج لإشارة تيار متردد ذات سعة Amplitude وعرض نبضة Pulse width وباختصار شديد فإن الدائرة المنطقية يمكنها تحمل ضوضاء ذات سعة عالية إذا كان زمن الضوضاء قصير جدا.



شكل (4-3) مستويات الجهد وهوامش الضوضاء للدوائر التكاملية

وتمثل البوابة NOR البوابة الأساسية للمنطق RTL، كما هو موضح فى شك\_\_\_ل (4-4)، ولأغراض التبسيط يتكون المنطق من بوابة NOR بمدخلين تسوق عدد N من البوابات المتماثلة كما هو موضح فى الشكل (كما يمكن إمتدادها لتشمل لتشمل عدد أكبر من الدخول)، ويعرف عدد المداخل بالمصطلح Fan-in أى تفريغ الدخل.



شكل (4-4) منطق RTL NOR بمدخلين يسوق عدد N من البوابات المتشابهه تشغيل المنطق:

يتم تطبيق الدخل المتمثل في مستويات منطقية (1 و0) عند الطرفين A و B، بحيث يكون دخل جهد المستوى المنخفض LOW منخفضا بالكفاية التي تسوق الترانزيستور المطبق عليه إلى القطع Cut-off، وبالمثل يكون دخل جهد المستوى العالى HIGH عاليا بالكفاية التي تسوق الترانزيستور المطبق عليه إلى التشبع Saturation.

ففى حالة تطبيق دخل جهد مستوى منخفض LOW على كلا الترانزيستورين  $T_2$ ، و  $T_3$  أما تطبيق دخل بصبح الخرج مستوى عالى HIGH، أما تطبيق دخل جهد مستوى عالى HIGH على أحد الترانزيستورين يقود هذا الترانزيستور إلى التشبع ويكون الخرج مستوى منخفض LOW.

# 3-2-4 درجة حرارة النشغيل Operating temperature:

لابد من معرفة مدى درجة حرارة التشغل الملائمة للوظائف المختلفة للدوائر المتكاملة، وعامة ينحصر هذا المدى من  $0^{\circ}$ 0 إلى  $70^{\circ}$ 0 + لدوائر الأغراض العسكرية . الصناعية، بينما ينحصر من  $5^{\circ}$ 5- إلى  $5^{\circ}$ 125 + لدوائر الأغراض العسكرية .

# : power supply requirements منطلبات قدرة النغنية 8-2-4

لتحديد مصدر قدرة التغذية المناسب لدائرة تكاملية ما، يلزم معرفة جهود التغذية وكمية القدرة المطلوبة لعمل هذه الدائرة.

## : Flexibilities available قيرات المرونة المناحة 9-2-4

تتاح الكثير من قدرات المرونة في مختلف عائلات المنطق الرقمية وهي تختلف باختلاف هذه العائلات، ولابد من أخذ هذه القدرات في الإعتبار عند إختيار عائلة منطق رقمية لتنفيذ عمل محدد، ومن أمثلة هذه القدرات مايلي:

- 1- إتساع المتسلسلة Breadth of the series، ويعنى بها أنواع الوظائف المنطقية المختلفة المتاح تنفيذها في هذه المتسلسلة.
- 2- إمكانية توصيل المخارج ببعضها البعض للوصول إلى وظائف إضافية دون الحاجة إلى إضافة مكونات مادية أخرى.
- 3- إمكانية الحصول على تكامل المخرج دون الحاجة إلى إضافة دوائر عاكسة .Inverters

## 3–4 منطق (RTL) عنطق

كان منطق (RTL) Resistor-Transistor Logic (RTL) من الأشكال المنطقية المفضلة والشائع استخدامها قبل تطور الدوائر المتكاملة، وكان هذا الشكل المكون من مقاومات وترانزيستورات من أقدم العائلات التي تم تجميعها، وعلى الرغم من إنتهاء عمل هذا المنطق إلا أنه لبساطته نجد أنه من المفضل إعطاء بعض الإهتمام به، والتقديم من خلاله لبعض المفاهيم الهامة والمفيدة لجميع أنواع البوابات.

 $h_{FE}$  .  $I_B \ge I_{C,sat}$ 

ويعتبر مستوى جهد الخرج المنخفض LOW (أى V<sub>CE,sat</sub>) فى الحدود 0.2 V، أما مستوى جهد الخرج العالى HIGH فيعتمد على عدد البوابات المتصلة بالخرج مما يتسبب فى جعل الخرج متغيرا ويحدد مايعرف بعامل Fan-out للبوابة .

#### إعتبارات الحمل:

إذا كانت كل الدخول للبوابة منخفضة LOW فيصبح الخرج عالى HIGH ، وبفرض أن البوابة لاتقود بوابات أخرى أى لايوجد أى حمل ، فيصبح جهد الخرج أقل قليلا من الجهد  $V_{cc}$  (نظرا لوجود فرق جهد على المقاومة  $R_{c}$  بسبب التيار ملتر الزيستورين).

وعند توصيل عدد N من البوابات ، فإن الحمل يكافئ مقاومة قيمتها 450/N أوم موصلة على التوالى مع منبع تغذية قيمته 0.8 (باعتبار أن جهد القاعدة—الباعث للترانزيستور في التشبع)، ويوضح ذلك شكل (4-5) الذي يبين الجزء المكافئ من الدائرة ، ويكون تيار القاعدة 1 لكل ترانزيستور في الحمل كالآتي:

$$I_B = \{(3.6 - 0.8)/(640 + 450/N)\}1/N$$
  
= 2.8/(640N + 450) (4-1)

ويكون تيار المجمع IC,sat لترانزيستور الحمل في التشبع:


$$I_{C,sat} = (3.6 - 0.2)/640 = 5.31 \text{ mA}$$
 (4-2)  
  $e^{-0.2}$  (4-2)

فعند : N = 5 ، يكون I<sub>B</sub> = 0.767 mA

وعلى هذا يجب أن يكون : n<sub>FE</sub> > 7

#### حدود الضوضاء:

عندما تكون حالة الخرج منطق (0) ، يصبح عندها جهد الخرج  $V_0 = 0.2 \, \text{V}$  وعند زيادة هذا الجهد ليصل إلى  $V_0 = 0.5 \, \text{V}$  (وهو جهد القاطع Cut-in للترانزيستور) فعندئذ يصبح ترانزيستور الحمل موصلا ومما يتسبب في إصابة الدائرة بخلل Malfunction .



شكل (4-5) الدائرة المكافئة عند دخل بوابات الحمل

ومن هنا نرى أن هامش الضوضاء عند حالة الخرج للمنطق (0) لابد أن يكون في الحدود:  $(0.3 \, \text{V})$ .

أما هامش الضوضاء للمنطق (1) فهو يعتمد على عدد البوابات N المقادة، وعند:

N = 5 يكون:

$$V_0 = \frac{90}{90 + 640} \times (3.6) + \frac{640}{90 + 640} \times (0.8) = 1.14V$$
 (4-4)

وعند 10 =  $h_{FE}$ ، يصبح تيار القاعدة الكلى المطلوب لتر انزيستورات الحمل للوصول التشبع:  $h_{FE}$  = 1.04 (5.31/10) mA } ومنه يجب أن يكون الجهد المناظر  $V_0$  مساويا: 1.04  $V_0$  ومن هنا نرى أن هامش الضوضاء عند حالة الخرج للمنطق (1) لابد أن يكون في الحدود:  $(V_0)$  = 1.14 = 1.14  $V_0$ .

## زمن تأخير الإنتشار:

من البديهى أن يتأثر زمن تأخير الإنتشار أيضا بعدد البوابات التى يتم قيادتها ، فعندما يكون خرج البوابة فى الحالة المنخفضة LOW تصبح جميع ترانزيستورات الحمل قاطعة Cut-off، كما تؤول وصلة القاعدة –الباعث لكل هذه الترانزيستورات إلى مكثف 'Capacitor' وعند تغير حالة الخرج من المستوى المنخفض LOW إلى المستوى العالى HIGH نتيجة للتغيرات فى حالة الدخل، فإن ذلك يحدث بثابت زمنى Time constant

عائلاك المنطق الرقمية

الفصل الرابع


 $\{640 + (450/N)\}\ NC = (640N + 450)\ C$ 

(4-5)

وتسحب المقاومة في دائرة المجمع جهد الخرج من المستوى المنخفض LOW إلى المستوى العالى Pull-up resistor.

#### التوصيل المنطقى:

إذا ماتم توصيل مخارج البوابات معا كما هو موضح في شكل (4-6)، فيكون الخرج Y كالتالى:



شكل (4-6) توصيل AND لبوابات RTL تقود بوابات عديدة متشابهه

$$Y = Y_1 \cdot Y_2$$

$$= (\overline{A + B}) \cdot (\overline{C + D})$$

$$= \overline{A + B + C + D}$$

وهذا يوضح إزدياد خاصية تفريع الدخل Fan-in بهذا التوصيل. وفي النهاية يمكن تلخيص خواص هذا المنطق بأنه:

1- ذو هامش ضوضاء ضعيفة.

2- قدرة تفريع خارجي ضعيفة.

3- سرعة منخفضة.

4- قدرة مستنفذة عالية.

## : Direct-Coupled Tran. Logic ( DCTL ) منطق 4–4

بالرجوع إلى المنطق RTL المبين في شكل (4-4)، وعند حذف مقاومة القاعدة  $R_B$  Direct-Coupled Trans. Logic DCTL وفيه وأينا نحصل على مايعرف بمنطق NOR DCTL وفيه تقترن الدخول بالقواعد مباشرة، وهنا تحقق هذه الدائرة منطق NOR موجب، ويكون الجهد  $V_{CE,sat}$  والمناظر للمنطق (1) حوالى  $V_{CE,sat}$  وهنا نجد أن الفاصل بين جهدى المنطقين وهو والمناظر للمنطق (0) حوالى  $V_{CE,sat}$  ما يسمى بـ "تأرجح المنطق" Swing logic صغير جدا:

 $V_{BE.sat} - V_{CE.sat} = 0.6 V$ 

ومن هنا نجد أن هذه الدائرة فقيرة في هامش الضوضاء.

وعلى الرغم من أن هذا المنطق يعد أبسط من منطق RTL، إلا أنه لم يفضل أبدآ بسبب المشاكل الناجمة عما يسمى بالتيارات المتقوسة Hogging currents.

ويلزم أن تكون البوابة قادرة على قيادة ترانزيستورات الحمل إلى التشبع عند مستوى المنطق (1)، وهذا لا يمثل أى إرتباك فى الدائرة متى كانت خصائص الدخل Input characteristics لهذه الترانزيستورات متماثلة، إلا أنه لسوء الحظ و لإن هذه الخواص تختلف بسبب سماحيات التصنيع لحزم الدوائر المتكاملة المختلفة التى تعمل فى درجات الحرارة المختلفة، وبما يؤدى إلى إختلاف جهد التشبع لترانزيستورات الحمل من ترانزيستور لآخر ، فبفرض أن جهد القاعدة –الباعث المناظر للتشبع لهذه الترانزيستورات هى: 0.78۷، و 0.79۷، و 0.80۷ فولت ، فنجد أن عند دخل الترانزيستور (الذى جهد القاعدة –الباعث له 0.78۷) للتشبع سوف بيستهلك كل التيار المزود من البوابة القائد Driver gate، وهذا مايعرف بتيار التقوس Hogging current

## 3-4 منطق ( Integrated-Injection Logic ( I²L ) منطق

كما ذكرنا أن منطق DCTL يعانى من تيارات Hogging currents، والتي تجعله منطق غير مناسب، إلا أنه وتأسيساً على هذا المنطق تم إنتاج منطق جديد يعرف بمنطق (Integrated-Injection Logic (I2L)، والذي يشابه في بساطته منطق استخدامه لشريحة صغيرة جدا من السيليكون واستهلاكه لقدرة قليلة جدا، علاوة على سهولة تصنيعه ورخص تكلفته، ونظرًا لهذه المزايا فهو مناسب جدا للدوائر المتكاملة من نوعى تكامل النطاق المتوسط MSI والواسع LSI بينما لايُستخدم في الدوائر المتكاملة من نوع تكامل النطاق الصغير SSI.

وتعتمد تقنية تصنيع المنطق I2L على مفهوم دمج المكونات Merging components بمعنى أن منطقة واحدة من شبه موصل يمكن أن تمثل جزءاً لجهازين أو أكثر، وبسبب هذا النوع من الدمج (والذي يوفر مساحة في شريحة السيليكون)، سمى هذا المنطق أيضاً بــ: منطقة الترانزيستور المدمج Merged-Transistor Logic

#### المنطق I<sup>2</sup>L كعاكس:

يمكن تقديم شرح لتشغيل منطق I²L من خلال دائرة العاكس المبينة في شكل التر انزيستور ( $V_i \approx 0$ )، نكون منطق الدخل  $V_i$  منخفضاً LOW ( $V_i \approx 0$ )، يكون التر انزيستور مفتوحاً Off حيث أن:  $I_{B1}=0$ ، كما يعمل مصدر التغذية كغمس للتيار  $I_1$ ، ولهذا  $T_1$ يسرى تيار I2 خلال قاعدة الترانزيستور T2 فيصل به إلى التشبع، ومن هنا عندما یکون  $T_1$  مفتوح، و  $T_2$  مغلق یکون:

$$V_{BE2} = V_{CE1} \approx 0.8 \text{ V}$$

ومن ناحية أخرى ، فعندما يكون منطق الدخل  $V_i \approx 0.8$  ) HIGH (  $V_i \approx 0.8$ يصبح تيار القاعدة للترتنزيستور T<sub>1</sub> مكوناً من مركبتين: أولهما التيار I<sub>1</sub>، والآخر راجع للمصدر ٧، وبالتالي يصبح الترانزيستور ٢٠ موصلا، ويكون:

$$V_{CE1} = V_{CE,sat} \approx 0.2 \text{ V}$$

شكل (4-7) منطق I<sup>2</sup>L كعاكس مقترن مباشرة للمرحلة التالية

مما يوصل الترانزيستور T2 للقطع Cut-off ويعمل الترانزيستور T1 مصدر التغذية كغمس للتيار ١٦، وهذا يُظهر أن مستوى المنطق عند ٧٥ يكون مكملاً لمستوى المنطق عند ٧، أي أن يعمل الترانزيستور ٢١ يعمل كعاكس، وهنا يكون جهد التأرجح حوالي: ٧ 0.6 ٠

#### هيئة المنطق I<sup>2</sup>L:


الفصل الرابع

من دائرة التركيب البنائي لبوابة DCTL المبينة في شكل (4-8) ، وفيها نفرض أن المتغيرين A ، و B يمثلان خرج لبوابتين DCTL متماثلتين ، والمطلوب الحصول

 $\overline{A+B}$ ,  $A+\overline{B}$ ,  $\overline{A+B}$ ,  $\overline{A+B}$  =  $\overline{A+B}$ 

فمن الشكل نجد أن قواعد الترانزيستورات  $T_1$  و  $T_2$  و  $T_4$  موصلة معاً ، كما أن بو اعثها موصلة معاً بالأرض ، ومن ذلك يمكن إستبدال هذه الترانزيستورات T1 و  $T_2$  و  $T_4$  ، بتر انزیستور و احد له قاعدة و احدة و باعث و احد و 3 مجمعات.


بالمثل يمكن تتفيذ ذلك مع المجموعات الأخرى من الترانزيستورات ذات القاعدة المشتركة والموجودة في شكل (4-8)، أي  $(T_3 \ T_7 \ T_6)$ ، و  $(T_6 \ T_7)$ ، و  $(T_8 \ T_7)$ و ( $_{
m T_5}$  و  $_{
m T_9}$  )، ومنه يمكن إعادة رسم الدائرة كالمبين في شكل (4–9) .



ويتطلب الأمر آليه للتزود بتيارات قاعدة، كما هو مبين في شكل (4-7)، ولتحقيق هذا تعامل مقاومات المجمعات R للبوابات القائدة (مرسومة بنقط في شكل R-8) كمقاومات قاعدة للترانزيستورين متعددي المجمع R7 و R7، وبالمثل تعامل مقاومات المجمعات R7 للترانزيستورات R1 و R7 كمقاومات قاعدة للترانزيستورين متعددي المجمع R7 و R7 على الترتيب، وبالتالي تكون جهود التغذية R8 كما هو موضح، ويكون الجزء من الدائرة خارج الصندوق المنقط كجزء من بوابات أخرى تقاد بواسطة مخارج الدائرة أو يمكن حذفها، وهذا يعني أن دائرة R1 تكون بمخارج مجمع-مفتوح، ويمكن لهذه المخارج إما تغذية دائرة R1 أخرى، أو توصل لجهود التغذية من خلال مقاومات، و لابد من إستخدام قيم مناسبة لجهود التغذية والمقاومات أخرى مثل النوع R1.

### : Diode- Transistor Logic ( DTL ) منطق 6–4

هذا المنطق – إلى حد ما – أكثر تعقيدا من منطق RTL، إلا أنه حل محله نظر الكبر خاصية تفريع الخرج Fan-out بالإضافة إلى هو امش الضوضاء المُحسنَة، إلا



شكل (4-8) التركيب البنائي لبوابة DCTL لتنفيذ وظائف لمتغيرين منطقيين

ويوضع المثال التالي إعتبارات تفريع الخرج Fan-out ، وهوامش الضوضاء.

# مثال (1-4) :

للمنطق DTL NAND المبين في شكل (4-10)، إحسب:

أ- تفريع الخرج Fan-out.

ب- هو أمش الضوضاء.

ج- القدرة المتوسطة P المستهلكة بالبوابة.

مع العلم بأن بارامترات الموحد ، والترانزيستور كالتالى:

الجهد خلال الموحد في حالة توصيله = 0.7٧.

جهد القاطع للموحد  $V_{v}$  = 0.6 V =

جهد القاطع للتر انزيستور  $V_{\gamma}$  = V .0.5 V

 $\cdot 0.8 \text{ V} = V_{\text{BE,sat}}$ 

 $.0.2 V = V_{CE,sat}$ 

 $\cdot$ 30 =  $h_{FE}$ 

#### الحل:

أ- وكما تمت مناقشته سابقا تكون مستويات المنطق كالتالي:

 $V(0) = V_{CE,sat} = 0.2 V$  : LOW المستوى المنخفض

 $V(1) = V_{cc} = 5.0 V$  :HIGH ...

(1) إذا كانت كل الدخول A و B و C عالية HIGH، فتصبح جميع الموحدات المتصلة بهذه الدخول ذات إنحيازاً عكسياً، وبفرض أن الموحدين  $D_1$  و  $D_2$  موصلان والترانزيستور T في التشبع، فيصبح الجهد  $V_2$ :


$$V_P = 0.7 + 0.7 + 0.8 = 2.2 \text{ V}$$

وبتطبيق قانون كيرتشهوف Kirchhoff للتيار عند قاعدة الترانزيستور T يكون:

الفصل الرابع عائلات المنطق الرقمية

أن عيبه الرئيسى هو أنه أقل سرعة، وبسبب هذا العيب تطور إلى المنطق شيوعاً (Transistor-Transistor Logic (TTL) والذي أصبح أكثر عائلات المنطق شيوعاً واستخداماً هذه الأيام.

ويبين شكل (4-10) دائرة DTL بعناصر محددة تستخدم دايودات Diodes وترانزيستور كعاكس (NOT)، وقد تم تعديلها لتؤدى كدائرة متكاملة، والتى تسفر عن المنطق DTL الأساسى المتمثل فى بوابة NAND ذات 3 مداخل تقود عدد N من البوابات المتماثلة.



شكل (4-10) بوابة NAND بـ 3 مداخل تعمل كمنطق DTL تقود عدد N بوابات متماثلة

وبالرجوع إلى الشكل، إذا كان أحد الدخول A أو B أو C منخفضاً LOW فيصبح الدايود المتصل بهذا الدخل مُوصلاً، وبالتالى يصبح الجهد  $V_{\rm P}$  عند النقطة P أعلى من جهد دخل المستوى المنحفض بمقدار فرق الجهد على هذا الموحد، ولابد أن تكون قيمة الجهد  $V_{\rm P}$  بحيث يظل الترانزيستور T قاطعاً Cut-off وبالتالى يكون خرجه مساويا  $V_{\rm C}$ , ومن ناحية أخرى إذا كانت كل الدخول A و B و C عالية HIGH، فتصبح جميع الموحدات المتصلة بهذه الدخول في القطع، وبالتالى يصبح التيار المار بسبب الجهد  $V_{\rm C}$  خلال المقاومة R كافيا لجعل الترانزيستور T في التشبع ، ولهذا يصبح خرجه هو  $V_{\rm CT,sat}$ .

وعند الأخذ في الإعتبار أن الجهدين  $V_{\rm cc}$ ، و  $V_{\rm ct,sat}$  في الحالتين السابقتين يمثلان حالتي منطق (1)، و (0)، فيمكن إعتبار أن هذه الدائرة تمثل دائرة منطق NAND .

N < 12

ويمكن إختيار N لتكون 10 ، ويجب أن يكون أقصى تيار للمجمع MA 12.

(2) إذا كان على الأقل أحد الدخول A أو B أو C منخفضة LOW، فيصبح الموحد المتصل بهذا الدخل مُوصلاً، وحيث أن الجهد خلال الموحد في حالة توصيله يكون مساويا ٧ 0.7 ، فعلى ذلك يصبح الجهد ٧٠:

 $V_P = 0.2 + 0.7 = 0.9 \text{ V}$ 

وحيث أن أقل جهد مطلوب لكي يصبح كل من  $D_1$  و  $D_2$  و  $D_3$  موصلاً:

 $= V_{vD1} + V_{yD2} + V_{\gamma T}$ 

= 0.6 + 0.6 + 0.5 = 1.7 V

وهذا الجهد أقل من الجهد Vp ومما يؤكد أن الموحدين D<sub>2</sub> و D<sub>2</sub> غير موصلين، ومن هنا يكون الترانزيستور T في القطع Cut-off ، وبما يترتب عليه أن يصبح الخرج مساويا للجهد  $m V_{cc}$  (m V m V في حالة عدم توصيل بوابات الحمل.

أ وعند توصيل بوابات الحمل، فإن الموحدات في مداخل هذا الحمل (DA'S) تصبح غير مُوصلة مما يعنى أن تيار التشبع العكسى لهذه الموحدات يكون مزودا من خلال مقاومة المجمع Rc حيث يتسبب هذا التيار في فرق جهد على هذه المقاومة، وبالتالي يصبح جهد الخرج المناظر للحالة HIGH أقل قليلا من الجهد Vcc .

ب- (1) إذا كانت كل الدخول عالية HIGH، يصبح الخرج منخفض LOW، وحيث أن الجهد: Vp = 2.2 V فتصبح الموحدات للمدخل منحازة عكسيا بالجهد: (V 2.2 = 2.2 - 5)، وحيث أن جهد القطع للموحد هو: V 0.6، فمن هنا نجد أن جهد ضوضاء سالب عند الدخل قيمته ٧ 3.4 سوف يسبب خلل في الدائرة، وعلى هذا فإن هامش الضوضاء لمستوى المنطق (0) يكون في الحدود:

 $\Delta 0 = 3.4 \text{ V}$ 

(2) إذا كانت أحد الدخول على الأقل منخفضة LOW، يصبح الخرج عالى ا الجهد: ۷ و ۵.9 و با من الجهد: ۷ و ۵.9 و با القل الله من الجهد الكي يصبح كل من الجهد الكي يصبح كل من الجهد

الفصل الرابع

 $I_{B} = I_{1} - I_{2}$ 

عائلات المنطق الرقمية

حيث:

 $I_1 = (V_{CC} - V_P) / R = (5 - 2.2) / 5 = 0.56 \text{ mA}$ 

و أيضا:

 $I_2 = V_{BE,sat} / R_B = 0.8 / 5 = 0.16 \text{ mA}$ 

ومنه:

 $I_{B} = 0.56 - 0.16 = 0.4 \text{ mA}$ 

وبفرض عدم توصيل أي بوابات في الحمل، فيكون تيار المجمع Ic كالتالي:

 $I_C = (V_{CC} - V_{CE,sat}) / R_C = (5 - 0.2) / 2.2 = 2.182 \text{ mA}$ 

ومن هنا يكون:

 $h_{FF}$  .  $I_B = 30 \times 0.4 = 12 \text{ mA}$ 

وهي قيمة أعلى من تيار المجمع I<sub>c</sub> (2.128 mA)، وبما يؤكد من أن الترانزيستور في التشبع ، وأن الخرج في المستوى المنخفض LOW.

والآن في حالة توصيل عدد ١٨ بوابة في خرج الترانزيستور فإن الموحدات في مداخل هذا الحمل (DA'S) تصبح مُوصلة من خلال خرج الترانزيستور T أي يكون هو مصدر التيار لمداخل الموحدات بهذا الترانزيستور، وبفرض أن جميع الدخول الأخرى لكل بوابة حمل في المستوى العالى HIGH ماعدا البوابة التي يقودها الترانزيستور T، فيصبح تيار الحمل IL كالتالي:

 $I_L = (V_{CC} - V_P) / R = (5 - 0.9) / 5 = 0.82 \text{ mA}$ 

ويعبر عن تفريع الخرج Fan-out من العلاقة:

 $0.82 \text{ N} + 2.182 \le 12 \text{ mA}$ 

 $D_1$  و  $D_2$  و  $D_3$  (كما ذكرنا من قبل) هو:  $D_1$ ، وعلى هذا فإن هامش الضوضاء لمستوى المنطق (1) يكون في الحدود:

$$\Delta 1 = 0.8 \text{ V}$$

ج- عندما يكون الخرج منخفض LOW فإن القدرة ( P( 0 ) تعطى من العلاقة:

$$P(0) = V_{CC} (I_1 + I'_1) = 5 (0.56 + 2.182) = 13.71 \text{ mW}$$

عندما يكون الخرج عالى HIGH، فعلى الأقل يكون أحد الموحدات للدخل موصلا، وعلى هذا يكون :  $I_1 = 0.82 \text{ mA}$  و  $I_1 = 0.82 \text{ mA}$  العلاقة:

$$P(1) = 5 (0.82) = 4.1 \text{ mW}$$

وتكون القدرة المتوسطة P المستهلكة:

$$P_{av} = \{P(0) + P(1)\} / 2 = (13.71 + 4.1) / 2 = 8.905 \text{ Mw}$$

## أزمنة تأخير الإنتشار:

ترتبط هذه التأخيرات بتأخير الوصل بتفرغ أى مكثف Shunting خرج البوابة delay لترانزيستور الخرج، فخلال الوصل يتفرغ أى مكثف Shunting خرج البوابة سريعا خلال الإعاقة المنخفضة لترانزيستور الخرج فى وجوده فى حالة التشبع، وعلى الجانب الآخر فخلال الفتح يتفرغ المكثف Shunting خلال مقاومة السحب RC بالإضافة إلى زمن تأخير التخزين، ويكون تأخير الفتح أكبر مرتين أو ثلاث مرات من تأخير القفل، كما يكون زمن تأخير الإنتشار فى البوابات DTL التجارية فى الحدود من 30 ns إلى 80 ns.

#### بوابة المنطق DTL NAND المعدلة:

من المثال السابق نجد أنه يمكن زيادة تعريفات الخرج بزيادة تيار القاعدة لترانزيستور الخرج وذلك عن طريق إستبدال الموحد  $D_1$  بالترانزيستور  $T_1$  كما هو مبين في شكل (4–14)، ويمكن تحليل هذه الدائرة بطريقة مشابهه للمثال (4–1).

شكل (11-4) بوابة المنطق DTL NAND المعدلة تقود عدد N بوابة متماثلة


## 3-4 منطق ( HTL ) منطق

فى الأماكن والأوساط الصناعية وبسبب وجود الموتورات الكهربائية ودوائر تحكم الفتح—الغلق ومفاتيح الجهد العالى ..إلخ، يصبح مستوى الضوضاء عاليا تماما، ومن هنا نجد أن عائلات المنطق التى تمت مناقشتها سالفاً لاتستطيع تأدية وظائفها المنوطة بها بالكفاءة المطلوبة، ولهذا الغرض تم تعديل المنطق DTL المبين في شكل (4–11) بمنبع تغذية أكبر (أى V 15 بدلا من V 5)، كما يتم إستبدال الموحد ويش موحد زينر V بجهد إنهيار V 6.9، كما يتم تعديل المقاومات للحصول على نفس التيارات في دائرة المنطق DTL تقريبا، ونحصل في النهاية على بوابة المنطق HTL NAND بدائرة المنطق عدد V 10 بوابة متماثلة، والمبينة في شكل (4–12)، وهنا يتأثر زمن تأخير الإنتشار بطريقة غير ملائمة بسبب القيم العالية للمقاومات حيث يصل هذا الزمن إلى المئات من النانو ثانية، كما تكون الحساسية لدرجة الحرارة أقل من مثباتها في المنطق DTL.

-2 تعمل وصلة المجمع-القاعدة للترانزيستور  $T_1$  كالموحد  $D_1$ 

3-إستبدال الموحد D2 بوصلة باعث-قاعدة لترانزيستور T2 آخر.

TTL NAND في النهاية نحصل على الدائرة المعدلة المعرووفة ببوابة المنطق N دات N مداخل تقود عدد N بوابة متماثلة والمبينة في شكل N.



شكل (4-13) بوابة المنطق TTL NAND ذات 3 مداخل تقود عدد N بوابة متماثلة

#### عمل المنطق TTL NAND :


يتشابه عمل المنطق TTL المبين في شكل (4-13) بعمل المنطق DTL المبين في شكل (4-13) بعمل المنطق DTL المبين في شكل (4-10) طالما تم الأخذ في الإعتبار ظروف الحالة الثابتة والواضحة من الشرطين (أ)، و (ب) التاليين ، أما الشرط (ج) فهو يفرق عمل المنطق DTL عن عمل المنطق DTL ويجعله الأسرع من ضمن عائلات المنطق المشبعة.

ومن طريقة التشغيل التي سيتم مناقشتها، نفرض أن بوابات الحمل غير موجودة، وأن جهد المنطق (0) هو:  $V_{CE,sat} \approx 0.2 \text{ V}$  هو:  $V_{CC} = 5 \text{ V}$ 

# الشرط (أ):

على الأقل أحد الدخول للترانزيستور  $T_1$  يكون منخفضاً LOW، وتكون وصلة الباعث—القاعدة المتصلة بهذا الدخل في إنحياز أمامي مما يجعل الجهد عند النقطة  $T_1$  وحتى تصبح وصلة القاعدة—المجمع للترانزيستور  $V_{B1} = 0.2 + 0.7 = 0.9 \, V$ 

الفصل الرابع عائلات المنطق الرقبية



شكل (4-12) بوابة المنطق HTL NAND بـ 3 مداخل تقود عدد N بوابة متماثلة

#### 3-4 منطق ( TTL ) منطق

بسبب السرعات المحددة للمنطق DTL فقد أصبح من الطرازات القديمة، وتم إستبدالة تماما بما يسمى بمنطق ( TTL) Transistor-Transistor Logic ( TTL) وينحصر السبب الرئيسى فى السرعات المحددة للمنطق DTL فى بطئ عملية إزالة شحنات القاعدة لترانزيستور الخرج ، فمثلا فى دائرة المنطق فى شكل (4–10) عند تحول الترانزيستور من حالة التشبع لحالة القطع يصبح الموحدين  $D_2$  و  $D_3$  غير موصلين، مما تضطر شحنة القاعدة من التسرب خلال المقاومة  $D_3$  وهى عملية ميكانيكية بطيئة نسبيا، ويمكن التغلب على هذا العيب بإجراء التعديلات التالية فى دائرة DTL فى شكل (4–10):

 $D_{c}$  ،  $D_{B}$  و  $D_{C}$  ،  $D_{B}$  و  $D_{C}$  ،  $D_{B}$  و قاعدة البواعث  $D_{C}$  ،  $D_{B}$  و الذي يتم تصنيعه لترانزيستور متعدد البواعث  $D_{C}$  ،  $D_{C}$ 

فى الإنحياز الأمامى، ويصبح كلا من  $T_2$ ، و  $T_3$  موصلين فلابد أن يكون الجهد  $T_3$  و  $T_2$  مناويا ( $T_3$  مناويا ( $T_3$  )، ومن هنا نجد أن كلا من  $T_3$  و  $T_3$  مفتوحان OFF، ومند النقطة  $T_3$  مفتوح فيكون الجهد عند النقطة  $T_3$  هو جهد الحالة ( $T_3$  )، ومناويا الحالة ( $T_3$  )، وحيث أن  $T_3$  مفتوح فيكون الجهد عند النقطة  $T_3$  هو جهد الحالة ( $T_3$  ).

# الشرط (ب):

كل دخول الترانزيستور  $T_1$  عالية HIGH وبالتالى تصبح كل وصلات الباعث القاعدة للترانزيستور  $T_1$  في الإنحياز العكسى، وإذا فرضنا أن كلا الترانزيستورين  $T_2$  و  $T_3$  و  $T_4$  و  $T_5$  مغلقان ON، عندئذ يصبح الجهد  $T_5$   $T_6$  المساوى  $T_6$  من خلال المقاومة  $T_6$  فتصبح وحيث أن النقطة  $T_6$  موصلة بالجهد  $T_6$  المساوى  $T_6$  من خلال المقاومة  $T_6$  فتصبح الوصلة المجمع—القاعدة للترانزيستور  $T_6$  في الإنحياز الأمامي ، والترانزيستور  $T_6$  يعمل في الوضع الفعال العكسى مما يجعل سريان التيار  $T_6$  في الإتجاه العكسى والذي يسرى إلى قاعدة الترانزيستور  $T_6$  موصلا كل من الترانزيستورين  $T_6$  و  $T_6$  التشبع ، فيكون الجهد عند النقطة  $T_6$  هو جهد الحالة (0)  $T_6$  أي:  $T_6$  هي.

ومن الشرطين (أ)، و (ب) نجد أن الترانزيستور  $T_1$  يعمل كموحدات ظهر لظهر Back-to-back ونجد أن أهميته تظهر واضحة من الشرط (ج) .


# الشرط (ج):

نفرض أن الدائرة تعمل تحت الشرط (ب) عندما يصل أحد الدخول فجأة إلى الأرن الدائرة تعمل تحت الشرط (ب) عندما يصل أحد الدخول فجأة إلى V(0)، وتبدأ وصلة الباعث-القاعدة المناظرة للترانزيستورين  $T_2$  و  $T_3$  عندما تزال شحنات الجهد  $T_4$  إلى  $T_5$  الله الله الله المجمع-القاعدة قواعدهما، وحيث أن: ( $T_5$  الله الله المجمع الترانزيستور  $T_5$  عندما في الوضع الترانزيستور  $T_5$  في الإنحياز الخلفي مما يجعل الترانزيستور  $T_5$  يعمل في الوضع الفعال المعتاد، وهذا التيار الكبير لمجمع الترانزيستور  $T_5$  و  $T_5$  ومما يحسن من خواص يساعد على إزالة شحنات قواعد الترانزيستورين  $T_5$ ، و  $T_5$  ومما يحسن من خواص السرعة للدائرة.

ويمكن التحسين من خواص السرعة للدائرة أكثر بنقليل قيمة المقاومة  $R_{C3}$ ، والتى تقال من قيمة الثابت الزمنى (  $R_{C3}$  .  $C_{0}$  ) حيث يُشحن مكثف الخرج من مستوى المنطق (0) إلى مستوى المنطق (1)، إلا أن هذا التخفيض سيؤدى إلى زيادة القدرة المستنفذة، كما يؤدى إلى صعوبة أكثر في تشبع الترانزيستور  $T_{3}$ .

#### : Active Pull-up الرقع القعال

فى البوابات TTL، من الممكن التعجيل بشحن مكثف الخرج بدون زيادة فى القدرة المستنفذة وذلك بمساعدة دائرة خرج كالمبينة فى شكل (4-14) والتى تعرف بدائرة الرفع الفعال أو ما تعرف بـ "دائرة الصمود الطوطمى" Totem-pole.



شكل (4-4) بوابة TTL بدائرة خرج القطب الرمزى Totem-pole

## ويمكن شرح هذه الدائرة كالتالى:

لكى يكون الخرج Y فى الحالة المنخفضة LOW لابد أن يكون كلا من الترانزيستور  $T_4$  والدايود فى القطع Cut-off، وعند إنتقال الخرج من الحالة المنخفضة LOW إلى الحالة العالية HIGH (والذى يناظر التحول الحادث لأى دخل إلى الحالة المنخفضة LOW) فينتقل الترانزيستور  $T_4$  إلى التشبع ويكون مصدراً لتيار الشحن لمكثف الخرج وبثابت زمنى صغير، وهذا التيار يقل ويصل فى النهاية تحت شرط الحالة الثابتة عند: Y=V(1)، ويستخدم الموحد D فى الدائرة للإحتفاظ بالتراتزيستور  $T_4$  فى القطع عندما يكون الخرج عند المنطق  $T_4$ 0) والذى عنده يكون كلا من الترانزيستورين  $T_4$ 1 فى التشبع ، وعلى هذا يكون:

 $V_{C2} = V_{B4} = V_{BE3,sat} + V_{CE2,sat} = 0.8 + 0.2 = 1.0 V$  (4-6)

وحيث أن: ( $V_0 = V_{CE3,sat} \approx 0.2 \text{ V}$ )، فيكون الجهد على وصلة القاعدة-الباعث للترانزيستور  $T_4$  والموحد D مساوياً: ( $V_0 = V_{CE3,sat}$ )، مما يعنى أن كلا من الترانزيستور  $V_0 = V_{CE3,sat}$  في القطع  $V_0 = V_{CE3,sat}$ 

وإذا هبط أحد الدخول إلى مستوى المنطق المنخفض LOW ، يصبح كلا الترانزيستورين  $T_2$  و  $T_3$  في القطع Cut-off ولايستطيع أن يتغير الخرج في الحال (لكونه الجهد عبر المكثف  $T_4$ ) وبسبب توجه الترانزيستور  $T_4$  إلى القطع Cut-off يرتفع جهد قاعدة الترانزيستور  $T_4$  موصلاً إياه إلى التشبع.

وبمجرد ان يكون T2 في القطع Cut-off يكون:

$$V_{B4} = V_{BE4,sat} + V_D + V_0$$

$$= 0.8 + 0.7 + 0.2$$

$$= 1.7 V$$
(4-7)

$$I_{B4} = (V_{CC} - V_{B4}) / R_{C2}$$

$$= (5 - 1.7) / 1.4$$

$$= 2.36 \text{ mA}$$
(4-8)

$$I_{C4} = (V_{CC} - V_{CE4,sat} - V_D - V_0) / R_{C4}$$
  
=  $(5 - 0.2 - 0.7 - 0.2) / 0.4$   
= 39 mA (4-9)

ومن هنا يكون الترانزيستور  $T_4$  في التشبع إذا زادت  $h_{FE}$  عن: ( 39/2.36 = 16.5 ).

$$(R_{C4} + R_{CS4} + R_f) C_0$$

حيث: Rcs4 مقاومة التشبع للترانزيستور Rf ،T4: مقاومة الموحد الأمامية.

ومع إزدياد جهد الخرج  $V_0$ ، يقل كلا من تيار القاعدة والمجمع للترانزيستور  $T_4$  حتى يصبح بالكاد خارج التوصيل في الحالة الثابتة، ولهذا يكون:

$$V(1) = V_{CC} - V_{\gamma}(T_4) - V_{\gamma}(D)$$
$$= 5 - 0.5 - 0.6$$
$$= 3.9 \text{ V}$$

والآن ، إذا كان الخرج عند (1)، وجميع الدخول عالية HIGH، يتجه الترانزيستور  $T_4$  والموحد D الترانزيستور  $T_4$  والموحد D الفتح OFF ويصبح الترانزيستور  $T_3$  موصلاً، ويُفرغ المكثف  $T_4$  خلال الترانزيستور  $T_5$  وياقتراب جهد الخرج  $T_6$  من  $T_6$ 0 يدخل الترانزيستور  $T_6$ 1 للتشبع.

من المناقشة السابقة يتضح أن أقصى تيار مسحوب من المصدر يكون عندما يعمل الخرج تحولاً من (V(0) إلى (V(1))، ويكون مساوياً:

$$I_{C4} + I_{B4} = 39 + 2.4 = 41.4 \text{ mA}$$

وهذا التيار العالى المدبب Spike يولد ضوضاء فى نظام توزيع مصدر القدرة، وتزيد القدرة المستنفذة فى البوابة، والتى تزداد أكثر عند عملها فى الترددات العالبة.

#### 9-4 منطق Schottky TTL

ترجع حدود السرعة في منطق TTL بصفة رئيسية إلى التأخيرات في أزمنة الفتح المتعلقة بالترانزيستورات عند الإنتقال من حالة التشبع لحالة القطع، ويمكن التخلص من تلك التأخيرات باستبدال ترانزيستورات المنطق TTL بترانزيستورات شوتكي Schottky، وبهذا يمنع الترانزيستورات من دخول التشبع وبالتالي توفير الزمن المستغرق في الفتح Turn-off.

وفى النهاية نحصل على منطق Schotty TTL بزمن تأخير إنتشار قدره: 2 ns وهو زمن صغير جدا بالمقارنة بزمن تأخير الإنتشار فى المنطق TTL القياسى والمقدر بـ : 10 ns، ولهذا فهو يعد منطق تنائى القطبية غير متشبع bipolar logic

و لهذا يكون:

## : 5400/7400 TTL ساسالة 10-4

تعتبر سلسلة 7400 في الأجهزة المستخدمة في التطبيقات التجارية، بينما تستخدم سلسلة 7400 في الأجهزة المستخدمة في التطبيقات التجارية، بينما تستخدم سلسلة 5400 في الأجهزة المستخدمة في التطبيقات العسكرية، والإختلاف الوحيد بين هاتين السلسلتين ينحصر في مدى كل من درجة الحرارة وقدرة التغذية لكل منهما، فتنحصر درجة حرارة التشغيل لسلسلة 7400 مابين  $^{\circ}$ 0 و  $^{\circ}$ 07، بينما تنحصر لسلسلة  $^{\circ}$ 5400 مابين  $^{\circ}$ 550 و  $^{\circ}$ 5400 تكون  $^{\circ}$ 5400 كينما لسلسلة  $^{\circ}$ 6400 كينما كينما لسلسلة  $^{\circ}$ 6400 كينما كينما لسلسلة  $^{\circ}$ 6500 كينما كينما لسلسلة  $^{\circ}$ 650 كينما كينما لسلسلة  $^{\circ}$ 650 كينما كينما لسلسلة  $^{\circ}$ 650 كينما كينما كينما لسلسلة  $^{\circ}$ 650 كينما كينما كينما لسلسلة  $^{\circ}$ 650 كينما كينما

ويبين جدول (4-2) 7 سلاسل مختلفة من عائلات المنطق TTL -54-/74.

جدول (4-2)

أمثلة	الرقم المسبوق في السلسلة	السلسلة
7402 , 74193	74-	TTL القياسي
74H02 , 74H193	74H-	TTL القدرة العالية
74L02 , 74L193	74L-	TTL القدرة المنخفضة
74S02 , 74S193	74S-	TTL شوتكى
74LS02 , 74LS193	74LS-	TTL شوتكي القدرة المنخفضة
74AS02, 74AS193	74AS-	TTL شوتكى المتقدم
7441502 74415102	74ALS-	TTL شوتكى القدرة
74ALS02, 74ALS193	/ <del>1</del> AL5-	المنخفضة المتقدم

كما يلخص جدول (4-3) الخواص المختلفة لعائلات المنطق TTL -74-54. ونلاحظ الآتي من الجدول:

1- خواص جهود الدخل والخرج متطابقة لكل السلاسل تقريبا، مما يُمكِن من سهولة مزج الدوائر المتكاملة لهذه السلاسل لتحقيق التصميم الأفضل من وجهة نظر زمن تأخير الإنتشار والقدرة المستنفذة.

2- خواص تيارات الدخل والخرج متطابقة تقريبا، كما أن عدد بوابات كل السلاسل التي يمكن قيادتها بأمان يمكن تحديدها من جدول (4-4).

جدول (4-3)

	54ALS00	54AS00	54LS00	54500	54L00	54H00	5400	
الوحدات	54ALS00	74AS00	74LS00	74500	74L00	74H00	7400	الخاصية
V	2	2	2	2	2	2	2	V <sub>IH</sub>
V								V <sub>IL</sub>
	0.8	0.8	0.7	0.8	0.7	0.8	0.8	سلسلة 54
	0.8	0.8	0.8	0.8	0.7	0.8	0.8	سلسلة 74
V								V <sub>OH</sub>
	3	3	2.5	2.5	2.4	2.4	2.4	سلسلة 54
	3	3 -	2.7	2.7	2.4	2.4	2.4	سلسلة 74
V								V <sub>OL</sub>
·	0.4	0.5	0.4	0.5	0.3	0.4	0.4	سلسلة 54
	0.5	0.5	0.5	0.5	0.4	0.4	0.4	سلسلة 74
μΑ	20	20	20	50	10	50	40	I <sub>IH</sub>
mA:	-0.1	-0.5	-0.36	-2.0	-0.18	-0.2	-1.6	${ m I}_{ m IL}$
μA	-400	-2000	-400	-1000	-200	-500	-400	I <sub>OH</sub>
mA		. *				·		$I_{OL}$
	4	20	4	20	2	20	16	سلسلة 54
	8	20	8	20	3.6	20,	16	سلسلة 74
mA	0.85	3.2	1.6	16	0.8	16.8	8	I <sub>cc</sub> (1)
mA	3	17.4	4.4	36	2.04	40	22	I <sub>CC</sub> (0)
ns	8	4	15	5	60	10	15	t <sub>pHL</sub>
ns	11	4.5	15	4.5	60	10	22	t <sub>pLH</sub>

وترجع السرعة العالية في هذا المنطق في أن الترانزيستورات المستخدمة مُنظمة في هيئة مكبر فرق Difference amplifier configuration، فمن خلال هذا التشكيل لا تُقاد هذه الترانزيستورات للتشبع أبدا، وبالتألى يتم التخلص من زمن التخزين، فهنا نجد أن تغيرات الترانزيستورات من حالة الفتح لحالة القفل أو العكس تحدث بين المنطقتين القاطعة Cut-Off والفعالة Active، ويصل زمن تأخير الإنتشار إلى أقل من 1 ns في هذا المنطق.

وأساسا يتحقق منطق ECL باستخدام مكبر فرق، حيث يتصل باعثى ترانزيستورين، ومن هنا يعزى مسمى هذا المنطق "منطق اقتران الباعث" · Emitter-coupled logic

ويبين شكل (4-15) منطق بوابة ECL بـ 3 مداخل والذي يتكون من 3 أجزاء:

- 1- مكبر فرق Difference amplifier: وهو الجزء الأوسط والذي يؤدي العملية المنطقية.
- -2 تو ابع الباعث Emitter followers: و المستخدمة في إزاحة مستويات خرج التيار المستمر، بحيث يكون كلا من (٥/٧، و (١/٧ نفسه والايتغيران للدخول والخروج يجب ملاحظة أنه يوجد خرجين: ٢١ و ٧٤ وهما متتامين، حيث يناظر الخرج منطق OR، بينما يناظر الخرج  $Y_2$  منطق NOR، ومن هنا جاءت تسميته  $Y_1$ بالبوابة OR/NOR.
- 3- بوابة دخول Gate inputs: وهي ترانزيستورات إضافية موصلة على التوازي مع التر انزيستور T1 للحصول على تفريعات دخل Fan-in.

و يوجد فرق أساسي بين كل عائلات المنطق الأخرى بمافيها منطق MOS، وبين المنطق ECL، عند الأخذ في الإعتبار جهد التغذية، ففي المنطق ECL يتم توصيل أ الطرف الموجب لمنبع التغذية بالأرض، بينما في عائلات المنطق الأخرى يتم توصيل الطرف السالب لمنبع التغذية بالأرض، ويتم عمل هذا لتقليل جهود الضوضاء المُحثة في منبع التغذية ، كما يحمى الدائرة من قصور الدائرة الفجائي الناشئ بين خرج البوابة والأرض.

الفصل الرابع عائلات المنطق الرقمية

3- السلاسل ذات القدرة المنخفضة ( L و LS و ALS) تحتاج لمتطلبات أدنى قدرة، فهى بالتالى مناسبة للدوائر التى تعمل بالبطاريات، كما أنه من دون هذه السلاسل نجد أن السلسلة ALS تتميز بأدنى زمن تأحير إنتشار، لذا فهي مفضلة عن السلسلتين الأخربين.

4- تتميز السلسلة H بانخفاض زمن تأخير الإنتشار (أي السرعة العالية)، إلا أنها تحتاج لقدرة أعلى.

5- تتميز السلاسل S و AS بانخفاض زمن تأخير الإنتشار، إلا أنه يُفضل السلسلة AS بسبب إنخفاض قيمة القدرة المستنفذة وانخفاض زمن تأخير الانتشار.

أما في جدول (4-4)، فتتلخص تفريعات الخرج Fan-out لكل سلسلة عند قيادتها دوائر متكاملة من نفس السلسلة، أو من سلاسل أخرى.

جدول (4-4)

		أجهزة TTL					
54ALS/ 74ALS	54AS/ 74AS	54LS/ 74LS	54s/ 74s	54L/74L	54H/74H	54/74	كمصدر
20	20	20	8	40	8	10	54/74
25	25	25	10	50	10	12	54H/74H
10	7	10	1	20	1	2	54L/74L
50	40	50	10	100	10	12	54S/74S
26	16	20	4	40	4	5	54LS/74LS
100	40	55	10	110	10	12	54AS/74AS
20	16	20	4	40	4	5	54ALS/74ALS

#### : Emitter-coupled Logic ( ECL ) منطق

هذا المنطق هو الأسرع في عائلات المنطق قاطبة، لذا فهو يستخدم في التطبيقات التي يكون أساس عملها هو السرعة العالية جدا. د- احسب القدرة المتوسطة المستنفذة بالبوابة.

بفرض أن جهد القاعدة-الباعث للترانزيستور الموصل في المنطقة الفعالة مساويا ٧ 0.7.

#### الحل:

أ-(1) بفرض أن كل الدخول منخفضة LOW:

نفرض أن كل تر انزيستورات الدخل  $T_1$ ، و  $T_1$ ، و  $T_1$  قاطعة Cut-off بينما الترانزيستور T2 موصل في المنطقة الفعالة، فيكون الجهد عند الباعث المشترك VE:

$$V_E = V_{i2} - V_{BE2} = -1.15 - 0.7 = -1.85 V$$

و يكون التيار I<sub>E</sub> :

 $I_E = {V_E - (-V_{EE})}/{R_E} = (-1.85 + 5.2)/1.18 = 2.84 \text{ mA}$ و حيث أن :  $(I_{E2} << I_{E2})$ ، فعلى هذا يكون:  $(I_{E2} \approx I_{E})$  ، كما يكون:

 $V_{02} = -0.3 I_{c2} = 0.3(2.84) = -0.852 V$ 

ومنه بكون التر انزيستور موصلاً ويكون الخرج عند ٢١:


 $Y_1 = V_{02} - V_{BE4} = -0.852 - 0.7 = -1.55 \text{ V}$ 

و الذي نفر ضه أن يكون جهد الحالة (٧(٥).

وعلى هذا فإذا كانت كل الدخول عند الحالة (٧٥) والتي تكون مساوية 1.55٧- ، فعندئذ يكون جهد القاعدة-الباعث لترانزيستور الدخل:


$$V_{BE} = V_{i1} - V_{E} = -1.55 + 1.85 = 0.3 \text{ V}$$

وهو أقل من جهد القطع (٥.5 ٧) للترانزيستور، ومن هنا نرى أن تر انزيستور ات الدخل غير موصلة كما أفترض من قبل، كما تكون القاعدة والمجمع للترانزيستور T3 عند نفس الجهد ومن هنا يعمل كموحد، وتصل قيمة التيار المار خلال هذا الموحد في حدود mA و بما يناظر جهد عبر الموحد قيمته V 0.75، ومن



شكل (4-15) بوابة ECL OR/NOR ذات 3 مداخل

ويكون كلا الجهدان المناظران للحالتين (٥)٧ و (١)٧ سالبا نتيجة لتوصيل الطرف الموجب لمنبع التغذية بالأرض، ويبين شكل (4-16) رمز البوابة ECL OR/NOR ذات 3 مداخل.



شكل (4-16) بوابة ECL OR/NOR ذات 3 مداخل

# مثال (4-2) :

أ- تحقق من أن الدائرة المبينة في شكل (4-15) تؤدى عمل OR/NOR.

ب- بين أن الترانزيستورات في هذه الدائرة تعمل في المنطقة الفعالة وليس في منطقة التشبع.

ج- إحسب هو امش الضوضاء.

هنا یکون جهد النقطة  $Y_2$  مساویا  $Y_3$  مساویا  $Y_4$  مساویا  $Y_5$  مساویا  $Y_5$  مساویا  $Y_5$  منتامین أی أن  $\overline{Y}_1 = Y_2$ .

(2) بفرض أن أحد الدخول عالى HIGH، فبناءً على ذلك يُفرض أن يكون الترانزيستور  $T_1$  موصلاً والترانزيستور  $T_2$  قاطع، عندئذ يكون:

$$V_E = V_{i1} - V_{BE1} = -0.75 - 0.7 = -1.45 \text{ V}$$

ومن هنا يكون:

$$V_{BE2} = V_{i2} - V_E = -1.15 + 1.45 = 0.3 \text{ V}$$

وهذا يحقق الفرض بأن الترانزيستور T<sub>2</sub> قاطع.

ويكون الجهد ٧٥١:

$$V_{01} = -R_{C1} \cdot I_{C1}$$

حيث:

$$I_{C1} = {V_E - (-V_{EE})}/R_E = (-1.45 + 5.2)/1.18 = 3.18 \text{ mA}$$

 $T_2$  وحيث أن تيار المجمع للترانزيستور  $T_1$  أكبر من تيار المجمع للترانزيستور عندما يكون موصلاً، فمن هنا يكون:  $R_{C1} < R_{C2}$  للحصول على نفس مستويات الجهد.

وهذا يعطى جهد عند  $Y_2$  قيمته:  $V_2$  قيمته:  $V_3$  وهو ما يمثل جهد الحالة  $V_3$  كما تكون قيمة الجهد عند  $V_3$ :  $V_3$  وهو ما يمثل جهد الحالة  $V_3$ .

من (1)، و (2) نجد أنه عند النقطة  $Y_1$  تتحقق وظيفة المنطق OR، بينما تتحقق وظيفة المنطق NOR عند النقطة  $Y_2$ ، أى أننا أمام بوابة OR/NOR وتكون الجهود – وظيفة المنطق NOR عند النقطة  $Y_2$ ، أن أننا أمام بوابة  $Y_2$  المناظرة للمنطقين (0)، و (1). كما يكون منطق جهد التأرجح مساوياً: 0.8۷.

 $T_2$  ب- من الجزئية أ-(1) يكون الجهد بين المجمع والقاعدة للترانزيستور  $V_{CB2} = V_{O2} - V_{i2} = -0.85 + 1.15 = 0.3 V$ 

مما يبين أن وصلة المجمع-القاعدة في إنحياز عكسي، ومن هنا يعمل الترانزيستور T<sub>2</sub> في المنطقة الفعالة.

ومن الجزئية أ-(2) يكون الجهد بين المجمع والقاعدة للترانزيستور  $T_1$ :

$$V_{CB1} = V_{O1} - V_{i1} = -0.85 + 0.75 = -0.1 \text{ V}$$

مما يبين أن وصلة المجمع-القاعدة في إنحياز أمامي، إلا أن قيمته أقل كثيراً من جهد القطع، ومن هنا يعمل الترانزيستور T1 في المنطقة الفعالة.

ج- من الجزئية أ-(1) يكون جهد القاعدة-الباعث لترانزيستورات الدخل: V 0.3 وهي قيمة أقل بـ: V 0.2 من جهد القطع، ومن ذلك يكون هامش الضوضاء للحالة (0):

$$\Delta 0 = 0.2 \text{ V}$$

من الجزئية أ-(ب) يكون جهد القاعدة-الباعث للترانزيستور  $V: T_2$  ، وهي قيمة تعطى هامش الضوضاء للحالة (1):

$$\Delta 1 = 0.2 \text{ V}$$

ومن هنا نجد أن هو امش الضوضاء متساوية، كما أنها تكون صغيرة تماماً. د- من الجزئية أ-(1) يكون:

$$I_{C2} = 2.84 \text{ mA}$$

$$I_{C3} = (5.2 - 0.75)/1.5 = 2.97 \text{ mA}$$

#### وأيضىا:

$$I_{C4} = (5.2 - 1.55)/1.5 = 2.43 \text{ mA}$$

ومن الجزئية أ-(2) يكون:

$$I_{C1} = 3.18 \text{ mA}$$

$$I_{C3} = 2.43 \text{ mA}$$

$$I_{C4} = 2.97 \text{ mA}$$

ومن هنا يصبح:

من الطبيعى ومن الضرورى اللجوء إلى الربط بين دوائر مختلف عائلات المنطق، فبفرض أن يكون مطلوباً المواءمة بين بوابات ECL، وبوابات ، فمن الطبيعى أن تكون هناك الكثير من الفروق في مستويات المنطق بينهما، ومن هنا يتطلب ذلك إدخال مايعرف بـ "دوائر إزاحة المستوى" Level shifting circuits بينهما.

#### 4-4 منطق Mos

لقد أصبحت أجهزة MOSFETS مفضلة كدوائر منطقية نظراً لكثافة التصنيع على الشريحة الواحدة وقلة القدرة المستنفذة، وعند إستخدام أجهزة MOS في دوائر المنطق فإنه يتم إستخدام أحد النوعين إما نوع n-channel، أو نوع p-channel وتعرف أنواع هذه الدوائر بمنطق NMOS، أو منطق PMOS على الترتيب، كما يمكن تصنيع نوع التعزيز Enhancement MOSFET لكلا النوعين على نفس الشريحة، والتي يطلق عليها شبه الموصلات والأكسيد والمعدن المتتامة Complementary MOS أو باختصار (CMOS)، وفي هذه النوعية تكون مفضلة حيث تكون القدرة المستنفذة صعغيرة جداً.

وبوابة المنطق MOS الأساسية هي عبارة عن عاكس Inverter كما هو موضح في شكل (4–18) حيث يكون الترانزيستور  $T_1$  من نوع التعزيز Enhancement في شكل (4–18 والذي يعمل كحمل MOSFET والذي يعمل كقائد، ويمكن أن يكون الترانزيستور  $T_2$  والذي يعمل كحمل من نوع التعزيز Enhancement MOSFET كما في شكل (4–22–4)، أو من النوع التفريغ Depletion MOSFET كما في شكل (4–22) حيث يعمل هذا الترانزيستور كحمل بدلا من زرع مقاومة على الشريحة لتعمل كحمل (حيث تحتل المقاومة مساحة تقدر بحوالي 20 مرة قدر المساحة التي يحتلها المنطق نفسه على الشريحة)، ومما يزيد من الكثافة العالية للتصنيع ووقوع هذا المنطق في تقسيم الدوائر المتكاملة ضمن تكامل النطاق الواسع (Large-Scale Integration (LSI).

وتكون المستويات المنطقية لدوائر MOS كالتالى:

V(0) ≈ 0

 $I_E = (2.84 + 3.18)/2 = 3.01 \text{ mA}$ 

عائلات المنطق الرقمية

ويكون التيار المسحوب الكلى:

 $I_{FF} = 3.01 + 2.97 + 2.43 = 8.41 \text{ mA}$ 

وعلى ذلك تكون القدرة المستنفذة:

 $= V_{EE} . I_{EE} = 5.2 \times 8.41 = 43.7 \text{ mW}$ 

#### عائلات المنطق ECL :

الفصل الرابع

توجد عائلتان مفضلتان من عائلات المنطق ECL: سلسلة 10xxx أو (10K)، وسلسلة xxx أو (100K).


وتعتبر سلسلة 100K هي الأسرع ضمن كل عائلات المنطق، فلها زمن تأخير إنتشار أقل من 1 ns، وبين جدول (4-5) خواص الفلتية لسلاسل المنطق ECL.

جدول (4-5)

V <sub>IH</sub>	V <sub>IL</sub>	V <sub>OH</sub>	V <sub>OL</sub>	جهد التغذية V <sub>EE</sub>	السلاسل
- 1.2	- 1.4	- 0.9	- 1.7	5.2	10K
- 1.2	- 1.4	- 0.9	- 1.7	4.5	100K

#### توصيلات المنطق ECL:


يمكننا الحصول على منطق إضافى وذلك بتوصيل خرج بوابتين أو أكثر من بوابات ECL وبدون إستخدام مكونات مادية أخرى وكما هو موضح فى شكل (4-17).



شكل (4-17) توصيلات البوابات ECL

المواعمة بين بوابات ECL ، و TTL :

187



شكل (4-18) منطق MOS كعاكس

 $V(1) \approx V_{DD}$ 


وعلى الرغم من أن دوائر المنطق MOS تتماثل كما فى هيئتها مع دوائر المنطق Hogging currents ثنائى القطبية DCTL، إلا أن المشكلة المعروفة بتيارات التقوس MOSFET غير موجودة، وقد تمت مناقشة دوائر المنطق MOSFET فى القسم (7-3).

ويُستخدم المنطق MOS بصفة رئيسية في:

تكامل النطاق الواسع (Large-Scale Integration (LSI) ، وتكامل النطاق الواسع جدا (Very Large-Scale Integration (VLSI) و لايستخدم في تكامل النطاق الصغير Medium-Scale Integration (SSI) ، وتكامل النطاق المتوسط (MSI) وكما أن معظم المعالجات الدقيقة والذاكرات والأجهزة الطرفية تتحقق بالمنطق NMOS .

#### بوابات MOSFET NAND & NOR بوابات

يمكن الحصول على بوابات NOR عن طريق قائدات متعددة على التوازى، بينما يمكن الحصول على بوابات NAND عن طريق قائدات متعددة على التوالى، ويبين شكل (a-19-4) بوابة NOR بينما يبين شكل (a-19-4) بوابة NAND بينما يبين شكل (a-19-4) بوابة NAND



شكل (4-19) بوابات NMOS بـ 2 مدخل

ففى بوابة الشكل (4–19–4)، إذا كان كلا الدخلين 0 فيكون كلا الترانزيستورين ففى بوابة الشكل (4–19–4)، إذا كان كلا الدخلين 0 فتوحين OFF ( $1_{D1}$  =  $1_{D2}$ )، ومن هنا يكون الخرج  $1_{DD}$ ، أما إذا كان أحد الدخلين أو كلاهما مساويا:  $1_{DD}$  =  $1_{DD}$  فتكون الترانزيستورات المناظرة مغلقة ON، ويصبح الخرج مساويا:  $1_{DD}$  0، ويبين جدول ( $1_{DD}$ 0) جدول الحقيقة للبوابة، ويلاحظ أنه يعادل عمل بوابة NOR.

جدول (4-6)

ول	الدخول			
A	А В			
0.	0	$V_{DD}$		
0	$V_{DD}$	0		
V <sub>DD</sub>	0	0		
V <sub>DD</sub>	$V_{DD}$	0		

وفى بوابة الشكل (4-19-4)، إذا كان أحد الدخلين أو كلاهما: 0 = (0)، فيكون الترانزيستور المناظر مفتوح OFF، ويكون الجهد خلال ترانزيستور الحمل مساويا: 0، ومن هنا يكون الخرج: (0)، أما إذا كان كلا الدخلين مساويا: (0) فيكون

كلا الترانزيستوران  $T_1$  و  $T_2$  مغلقين ON، ويصبح الخرج مساويا: V0، ويبين جدول (7-4) جدول الحقيقة للبوابة، ويلاحظ أنه يعادل عمل بوابة NAND

جدول (4-7)

ىل	الدخول		
* A	В	Y	
0	0	· V <sub>DD</sub>	
0	V <sub>DD</sub>	V <sub>DD</sub>	
V <sub>DD</sub>	0	$V_{DD}$	
V <sub>DD</sub>	V <sub>DD</sub>	0	

#### تفريعات الخرج Fan-out:

حيث أن للأجهزة MOS إعاقة دخل عالية جداً، فيكون تفريعات الخرج Fan-out كبير، إلا أن قيادة عدد كبير من بوابات MQS يزيد من السعة Capacitance عند خرج البوابة القائدة مما يقلل من سرعة بوابات MOS بدرجة ملحوظة.

والآتي بعد هي بارامترات الجهد والتيار للمعالجات طرازات 8085 و 8086 وأجهزة NMOS أخرى:

$$V_{CC} = 5 V$$

عائلات المنطق الرقمية

$$V_{IL} = 0.8 V$$

$$V_{IH} = 2 V$$

$$V_{OL} = 0.45 \text{ V}$$
 ,  $I_{OL} = 2 \text{ mA}$ 

$$V_{OH}$$
 = 2.4 V ,  $I_{OH}$  = - 400  $\mu A$ 

# أزمنة تأخير الإنتشار والقدرة المستنفذة في أجهزة MOS:

في أجهزة MOS نجد أن أزمنة تأخير الإنتشار كبيرة بسبب تواجد سعويات كبيرة في دخل وخرج هذه الأجهزة، علاوة على علو قيم المقاومات التي من خلالها

يتم شحن تفريغ هذه المكثفات، وحيث أن ظاهرة تخزين الشحنات الأقلية غير موجودة في هذه الأجهزة، فإن سرعة التشغيل ترتبط بصفة رئيسية بسرعة شحن وتفريغ هذه المكثفات.

ونتيجة لتطور تكنولوجيا تصنيع أجهزة MOS، فقد أصبح من الممكن الحصول على سر عات يمكن مقارنتها بسر عات منطق TTL.

كما أن القدرة المستنفذة في دوائر MOS تكون صغيرة، مما يجعل ذلك مفيدا في تكامل النطاق الواسع.

## 3-4 منطق cmos

يمكن الحصول على هذا المنطق والذي يطلق عليه شبه الموصلات والأكسيد n- والمعدن التتامية (Complementary MOS (CMOS) من نوع nchannel على التوالي بأخرى من نوع p-channel وبتوصيل مصبهما بنقطة واحدة، وأخذ الخرج من المصب المشترك، كما يتم تطبيق الدخل عند نقطة البوابة المشتركة كما يتبين ذلك من شكل (3-31) .

#### العاكس CMOS:

يمثل العاكس المبين في شكل (3-31) الدائرة الأساسية لمنطق CMOS، وفي هذه الدائرة يكون الجهد: ٧ ٥ هو مستوى المنطق (٥)، كما يمثل الجهد ٧٠٠ مستوى المنطق (1)، وعندما يكون  $V_i = V_{cc}$  يصبح الترانزيستور  $T_1$  مغلقاً ON، بينما يصبح الترانزيستور T₂ مفتوحاً OFF، ولهذا يكون:۷ 0 ≈ ٧٠، وحيث أن الترانزيستورات موصلة على التوالى فيكون التيار  $I_D$  صغير جدا، ومن الناحية الأخرى عندما يكون  $V_i = 0$ ، يصبح  $T_1$  في وضع فتح OFF كما يكون  $T_2$  في وضع غلق ON، ولهذا يصبح جهد الخرج:  $V_{\rm cc} = V_{\rm cc}$  ويكون تيار المصب  $I_{\rm D}$  صغيراً للمرة

OFF وفي الحالتين حيث يكون أيا من الترانزيستورين  $T_1$  أو  $T_2$  في وضع فتح تكون القدرة المستنفذة صغيرة جدا حيث أنها تكون حاصل ضرب التيار التسرب في وضع الفتح Leakage current × الجهد Vcc.

ومن جدول (4-8) يمكن فهم عمل البوابة CMOS NAND .

جدول (4-8)

الخرج		ېزة MOS	غول	الدخ		
Y	T <sub>4</sub>	T <sub>3</sub>	T <sub>2</sub>	T <sub>1</sub>	В	А
V <sub>CC</sub>	ON	ON	OFF	OFF	. 0	0
V <sub>CC</sub>	OFF	ON	OFF	ON	V <sub>cc</sub>	0
V <sub>CC</sub>	ON	OFF	ON	OFF	0	V <sub>CC</sub>
0	OFF	OFF	ON	ON	V <sub>cc</sub>	V <sub>cc</sub>

كما يمكن فهم عمل البوابة CMOS NOR بطريقة مشابهه .

#### هامش الضوضاء:

يعتبر هامش الضوضاء للدو ائر المتكاملة للمنطق CMOS أعلى من مثبله للدو ائر المتكاملة للمنطق TTL بدرجة ملحوظة ، فأجهزة CMOS لها جهود تغذية ذات مدى واسع، كما يزيد هامش الضوضاء بزيادة جهد التغذية Vcc، ونجد أنه يعادل: 0.45 من الجهد Vcc .

#### نىلاسل 54C00/74C00 CMOS سىلاسل

توجد سلسلتان شائعتا الاستخدام للدوائر المتكاملة لمنطق CMOS، وهما: سلسلة 4000، وسلسلة 54C/74C وتتكافأ سلسلة المنطق 54C/74C :CMOS مع عائلة المنطق TTL: 54/74 رجل برجل، ووظيفة بوظيفة لذا فإنها تعد من السلاسل المفضلة.


وتتراوح درجة الحرارة التشغيل للسلسلة 540 مابين ℃55 -، و ℃125 +، بينما تتراوح للسلسلة 74C مابين ℃40 -، و ℃85 +، كما ان السلسلة 54C/74C تتمتع كما ذكرنا بمدى جهد تغذية واسع يتراوح بين ٧ ٥، و ٧ 15.

ولقد حدثت تطويرات هامة ومؤثرة للسلسلة 54C/74C، فظهرت السلسلة 74HC/74HCT والتي تتمتع بسرعات عالية وقدرات تيارات أفضل، وتعرف السلسلة 74HC بـ "سلسلة CMOS السرعة العالية"، بينما تعرف السلسلة 74HCT بـ "سلسلة الفصل الرابع


ويمكن تحقيق المزيد من الوظائف المعقدة باستخدام ترتيبات من هذه العواكس.

#### بوابات CMOS NAND & NOR بوابات

يبين شكل (4-20) بوابة CMOS NAND ذات 2 مدخل ، كما يبين شكل (4-21) بوابة CMOS NAND ذات 2 مدخل، ففي البوابة CMOS NAND يتم توصيل الترانزيستورات القائدة NMOS على التوالي بينما توصل ترانزيستورات الحمل PMOS على التوازى، أما البوابة CMOS NOR فيتم الحصول عليها بتوصيل الترانزيستورات القائدة NMOS على التوازى، بينما توصل ترانزيستورات الحمل PMOS على التوالي .



شكل (4-20) بوابة CMOS NAND ذات 2 مدخل



شكل (21-4) بوابة CMOS NOR ذات 2 مدخل

عائرات المنطق الرقمية

CMOS السرعة العالية المطابقة للمنطق TTL"، كما ظهرت السلسلة CMOS والتى تتمتع بالسرعات العالية جدا وتعرف السلسلة 74AC بــ "سلسلة TAAC بــ "سلسلة CMOS المتقدمة المطابقة للمنطق المتقدمة"، بينما تعرف السلسلة TAACT بــ "سلسلة CMOS المتقدمة المطابقة للمنطق المتقدمة"، وتصل قيمة تفريعات الخرج Fan-out إلى 50 عد قيادتها لسلاسل من CMOS، ويمكن تحديد تصل في السلسلة TTL إلى 50 عد قيادتها لسلاسل من TTL ويمكن تحديد قيمة تفريعات الخرج Fan-out عند قيادتها لمختلف بوابات سلاسل TTL بالرجوع إلى جدول (4-9) الذي يبين الخواص المختلفة لعائلات المنطق TTL، وجدول (4-9) الذي يبين الخواص المختلفة لعائلات كما تعمل هذه السلاسل المتطورة عند جهود تغذية تتراوح بين ۷ 2، و ۷ 6.

ويبين جدول (4–9) خواص الجهد والتيار لمختلف سلاسل المنطق 74 CMOS وتعمل عند جهد تغذية  $5 \, V$  ونلاحظ من الجدول أن تيارات وجهود الخرج للسلاسل CMOS تختلف باختلاف قيادتها لبوابات دوائر من نوع 74HC/74HCT/74AC/74ACT أو من نوع TTL.

وتتطابق سلسلتى 74HCT، و 74ACT مع سلسلة TTL فى الدخول والخروج، لذا فهى تستخدم سويا للوصول لتصميم النظام الأفضل من وجهة نظر السرعة، والقدرة المستنفذة، وهوامش الضوضاء، والتكلفة .. إلخ.

#### جدول (4-9)

جدوں (۴-۱							
الوحدات	74ACT	74AC	74НСТ	75HC	74C	الحمل	الخاصية
V	2.0	3.85	2.0	3.85	3.5		V <sub>IH</sub>
٧	0.8	1.35	0.8	1.35	1.5		V <sub>IL</sub>
٧	4.4	4.4	4.4	4.4	4.5	CMOS	V <sub>OH</sub>
, <b>V</b>	3.76	3.76	3.84	3.84		TTL	
. <b>V</b>	0.1	0.1	0.1	0.1	0.5	CMOS	V <sub>OL</sub>
V	0.37	0.37	0.33	0.33		TTL	
μΑ	1	1	1	1			I <sub>IH</sub>
μΑ	-1	-1	-1	-1			I <sub>IL</sub>
mA	-0.05	-0.05	-0.02	-0.02	-0.1	CMOS	I <sub>OH</sub>
mA	-24.0	-24.0	-4.0	-4.0		TTL	
mA	0.05	0.05	0.02	0.02	0.36	CMOS	I <sub>OL</sub>
mA	24.0	24.0	4.0	4.0		TTL	

#### 4-4 المواءمة بين المنطق CMOS والمنطق TTL :

لتحقيق الأداء الأفضل في النظام المنطقي وحيث تستخدم أجهزة من أكثر من عائلة واحدة، وللإستفادة من الخواص المميزة من كل عائلة والتي تناسب كل جزء من النظام، فعلى سبيل المثال تستخدم الدوائر المتكاملة لمنطق CMOS في تلك الأجزاء من النظام التي تتطلب قدرة مستفذة منخفضة، بينما تستخدم الدوائر المتكاملة لمنطق TTL في الأجزاء من النظام التي تتطلب سرعة تشغيل عالية، كما المتكاملة لمنطق المتاح تأديتها بواسطة المنطق TTL وغيرها يمكن أن تكون متاحة باستخدام المنطق CMOS، ومن هنا كان من الضروري تجربة المواءمة بين المنطقين CMOS و TTL، فمثلا نجد أن السلسلة 74C من الدوائر المتكاملة للمنطق CMOS يمكنها العمل مع أي مصدر تغذية يتراوح مداه من 3 للي الي 15 V بينما تعمل السلاسل 74C المنطق TTL، فمثلا مع مصادر تغذية تتراوح مداها من 2 V الي CMOS وحيث أن منبع التغذية ك 5 يستخدم في كل السلاسل 74 للدوائر المتكاملة للمنطق CMOS بمنابع المنطق TTL، فعلى هذا يصبح من الضروري تشغيل أجهزة المنطق CMOS بمنابع تغذية قيمتها 5 V حتى تتحقق المواءمة المناسبة بينها وبين أجهزة المنطق TTL.

## المنطق CMOS كقائد للمنطق

يبين شكل (4-22) بوابة CMOS كقائدة لعدد N من بوابات TTL، ولضمان أفضل عمل لهذا التشكيل، فإنه يتطلب تحقيق الشروط التالية:

$V_{OH}$ (CMOS) $\geq V_{IH}$ (TTL)	 	(4-10)
VOH (CINOS) Z VIH (TTL)		(120)

$$V_{OL}$$
 (CMOS)  $\leq V_{IL}$  (TTL) (4-11)

$$-I_{OH}$$
 (CMOS)  $\geq N I_{IH}$  (TTL) (4-12)


$$I_{OL}$$
 (CMOS)  $\geq$  -N  $I_{IL}$  (TTL) (4-13)

ومن الخواص الموجودة في الجدولين (4-3)، و (4-9) نلاحظ مايلي:

1- شروط المعادلتين (4-10)، (4-11) متحققة دائما، وتكون هو امش الضوضاء عند قيادة السلسلة 74ALS كالتالي :

$$\Delta 1 = 3.36 - 2.00 = 1.76 \text{ V}$$

الفصل الرابع



شكل (4-23) بوابة TTL كقائدة لعدد N من بوابات

$$V_{OH} (TTL) \ge V_{IH} (CMOS)$$
 (4-14)

$$V_{OL}$$
 (TTL)  $\leq V_{IL}$  (CMOS) (4-15)


$$-I_{OH}$$
 (TTL)  $\geq N I_{IH}$  (CMOS) (4-16)

$$I_{OL}$$
 (TTL)  $\geq$  -N  $I_{IL}$  (CMOS) (4-17)

وتتحقق كل الشروط السابقة دائما في السلاسل 74HC/74HCT/74AC/74ACT عند قيم N العالية، بينما لا يتحقق شرط المعادلة (4–4) في السلسلة 74C، وتستخدم دائرة معدلة لرفع قيمة الجهد (TTL)  $V_{OH}$  أعلى من القيمة  $V_{CC}$  وذلك بتوصيل مقاومة قيمتها حوالي 2 k $\Omega$  بين النقطتين P و  $V_{CC}$  فتعمل كرفع إيجابي Passive pull-up و الذي يرفع الجهد عند النقطة P لقيمة أعلى عندما يصبح الترانزيستور  $T_4$  غير موصل .

## 4–15 منطق الحالات الثلاثة TRI-STATE :

فى دوائر المنطق المعتادة والتى نعرفها جيدا، نجد أن هناك حالتين للخرج هما: الحالة المنخفضة LOW، والحالة العالية HIGH، وحيثما لايكون الخرج فى الحالة المنخفضة LOW، فهو بالتالى فى الحالة الأخرى، أى فى الحالة العالية HIGH،



شكل (22-4) بوابة CMOS كقائدة لعدد N من بوابات

 $\Delta 0 = 0.80 - 0.37 = 0.43 \text{ V}$ 

74HC/74HCT/74AC متحققة دائما للسلاسل (12-4)، (4-21)، (4-12)، متحققة دائما للسلاسل (13-4)، كما تختلف عدد البوابات (13-4) التي يتم قيادتها باختلاف السلاسل، فنجد مثلا أن السلسلة (13-4) مثلا أن السلسلة (13-4) مثلا أن السلسلة (13-4) مثلا أن السلسلة (13-4) مثلا أن السلسلة (13-4)

\* في حالة السلسلة 74C نجد إن شرط المعادلة (4-1) يتحقق لقيم N صغيرة، أما شرط المعادلة (4-1) فهو غير مُحقق حتى ولو عند: N=1 عدا في حالة سلاسل N=1، و N=1 للمنطق N=1، و يمكن التغلب على هذه الصعوبة باستخدام بوابات عزل Buffer من نوع المنطق N=1 يتاح منها تيار خرج مناسب.

\* يتحقق شرط المعادلة (4-13) عندما تقود بوابة من السلسلة 74C لعدد 2 من بوابات السلسلة 74ALS .

#### المنطق TTL كقائد للمنطق CMOS:

يبين شكل (4-23) بوابة TTL كقائدة لعدد N من بوابات CMOS، ولضمان أفضل عمل لهذا التشكيل، فإنه يتطلب تحقيق الشروط التالية:

الفصل الرابع

وبالمثل حيثما لايكون في الحالة العالية HIGH، فهو بالتالى في الحالة الأخرى، أي في الحالة المنخفضة LOW.

وفى الأنظمة الرقمية المعقدة كالحاسبات الدقيقة والمعالجات الدقيقة يكون المطلوب توصيل عدد من مخارج لبوابات على خط مشترك يُعرف بـ "ناقل البيانات" Data Bus، ومما يتطلب بالتالى قيادة عدد من مداخل لبوابات، وعند توصيل عدد من مخارج لبوابات على ناقل البيانات فإننا نتعرض لبعض المشاكل ومنها:


- 1- المخارج المعروفة بمخارج العمود الطوطمى Totem-pole outputs لايمكن توصيلها معا بسبب التيار الكبير جدا المسحوب من منبع النتغذية ومما يتسبب في تسخين الدوائر المتكاملة وبالتالى قد يتسبب ذلك في إنهيارها.
- 2- مخارج المجمع المفتوح Open-collector outputs يمكن توصيلها معا بمقاومة مجمع مشتركة موصلة خارجيا، مما قد يتسبب في مشاكل في الأحمال وسرعات التشغيل.

وللتغلب على هذه المشاكل طورت بعض الدوائر الخاصة والتى تتواجد فيها حالة خرج ثالثة تضاف للحالتين المنخفضة LOW والعالية HIGH، تعزى إلى الحالة الثالثة Third state، أو حالة الممانعة العالية Three-state logic، وتعرف هذه الدوائر بمنطق "الحالات الثلاث" Tri-state logic، أو Tri-state logicوتختصر بـ :

فمثلا يوجد فرق وظيفى أساسى بين تمديدات بوابة OR ومنطق TSL، ففى تمديدات البوابة OR يكون الخرج Y: ( $Y = Y_1 + Y_2$ )، أما فى منطق OR فالنتيجة لاتكون متماشية مع جبر بوول ، ولكن المقدرة على تجميع العديد من الوظائف من الناحية التجارية.


ويبين شكل (4-24) دائرة عاكس TSL ذات 3 حالات خرج، فعندما يكون التحكم منخفضا LOW، فعندئذ تزال القيادة من الترانزيستورات  $T_3$  و من هنا

يصبحان في القطع Cut-off ويكون الخرج في الحالة الثالثة، أما عندما يكون التحكم



شكل (4-42) منطق TSL يعمل كعاكس

كما يبين شكل (4-24) رمز للمنطق TSL يعمل كعاكس.



شكل (4-25) رمز للمنطق TSL يعمل كعاكس

ويوضح جدول (4-10) جدول الحقيقة لهذا المنطق.

جدول (4-10)

بيانات الخرج	التحكم	بياتات الدخل
HIGH - Z	0	0
HIGH - Z	0	1
1	. 1	0
0	1	1

عائراك المنطق الرقمية

كما يوضح جدول (4-11) خصائص تيارات الدخل والخرج للمنطق TSL الذى يعمل كعاكس.

جدول (4-11)

لتحكم	- 1 1 11	
عالی HIGH	البار امتر	
40 µA	40 μΑ	${ m I}_{ m IH}$
-1.6 mA	-1.6 mA	$I_{IL}$
-5.2 mA	40 µA	I <sub>OH</sub>
1.6 mA	-40 μA	I <sub>OL</sub>

\* وفي نهاية الفصل يمكننا القول:

تمت مناقشة المعالم الأساسية لغالبية عائلات المنطق ، ويمكن الوصول إلى الاستنتاجات الهامة التالية :

- 1- لم تعد العائلات RTL، و DTL مستخدمة في أي أنظمة رقمية جديدة، ويرجع ذلك بسبب سرعاتها المنخفضة والقدرة العالية المستنفذة وإنخفاض قيمة تفريعات الخرج.
- 2- عائلة المنطق TTL هي أفضل عائلات المنطق عامة حيث تتاح في 7 سلاسل مختلفة مع مدى واسع من سرعات التشغيل والقدرات المستنفذة وقيم تفريعات الخرج، كما يتاح في هذه العائلة عدد كبير من الوظائف في تكامل النطاق الصغير SSI والمتوسط MSI، كما تتاح الدوائر المتكاملة لمنطق TTL ذات مخرج العمود الطوطمي (والذي يقلل حاصل ضرب السرعة x القدرة)، وذات مخرج المجمع المفتوح (والذي يتيح إمكانية عملية توصيلات AND وناقل المعلومات)، ومخارج TSL (وهي نموذجياً تناسب عملية ناقل المعلومات).
- 3- عائلة المنطق HTL هي أنسب عائلات المنطق إستخداما في الأوساط الصناعية، حيث يرتفع مستوى الضوضاء الكهربية في هذه الأوساط.

4- عائلة المنطق ECL هي أسرع عائلات المنطق، إلا أن إنخفاض هو امش الضوضاء وكبر القدرة المستنفذة تعتبر من عيوبها الرئيسية، وعند مواءمتها مع عائلات المنطق الأخرى يتطلب ذلك إدخال دو ائر إزاحة المستوى shifting circuits.

- 5- عائلة المنطق I²L هي عائلة المنطق المشبعة الثنائية القطبية الوحيدة والمناسبة لتكامل النطاق الواسع LSI حيث الإحتياج إلى منطقة صغيرة من شريحة سيليكون وقدرة مستهلكة منخفضة، كما نجد أن جهد التغذية المطلوب يكون منخفضا، فبالتالى تتاسب هذه العائلة بدرجة كبيرة للأنظمة التى تعمل بالبطاريات، كما يمكن لهذه العائلة من قيادة دوائر TTL إذا تم توصيل حمل مقاومة في مرحلة خرج للمنطق I²L مع جهد تغذية أعلى قيمته 5 V.
- 6- تحتل أجهزة MOS جزءاً صغيراً جداً في منطقة من شريحة سيليكون مقارنة بالأجهزة الثنائية القطبية، كما تحتاج لقدرة صغيرة جداً، ولهذا فهي أفضل عائلات المنطق لتكامل النطاق الواسع LSI، أما العيب الرئيسي لهذه الأجهزة فهو سرعتها المنخفضة، والتي تم تطويرها مع تطوير تكنولوجيا تصنيع هذه الجهزة.
- 7- تتميز عائلة المنطق CMOS بأن خاصية قيمة حاصل ضرب السرعة x القدرة هي أصغر القيم ضمن عائلات المنطق جميعا، كما أنها تحتاج لقدرة صغيرة جداً، كما أنها تصبح المفضلة أكثر في تكامل النطاقين المتوسط MSI، والواسع LSI.
  - \* وفي النهاية يبين جدول (4-12) مقارنة بين مختلف عائلات المنطق.

ė.	1.11	ı.lı	اذح	11

0.04 5	18	جيد جدا	0.0025	20	NOR أو NAND	74HC
0.04 5	18	جيد جدا	0.0025	20	NOR أو NAND	74HCT
0.02 6	5.25	جيد جدا	0.005	-50	NOR أو NAND	74AC
0.02 4	4.75	جيد جدا	0.005	50	NOR أو NAND	74ACT

# ملاحظة:

- (1) تعتمد على تيار الحقن.
  - (2) من 6nw إلى 70µw

# جدول (4–12)

P.J	زمن تأخير الإنتشار (ns) لكل بوابة	حصانة الضوضاء	القدرة المستنفذة لكل بو ابة (mw)	تفريع الخرج	البوابة الأساسية	المنطق البارامتر	
144	12	عادی	12	5	NOR	:RTL	
<1	25-250	ضعيف	(2)	(1)	NOR	:I <sup>2</sup> L	
300	30	ختر	8-12	8	NAND	:DTL	
495 0	90	ممتاز	55	10	NAND	:HTL	
	: π <b>ι</b>						
100	10	جيد جدا	10	10	NAND	القياسي	
132	6	جيد جدا	22	10	NAND	قدرة عالية وسرعة عالية H	
33	33	جید جدا	1	20	NAND	قدرة منخفضة وسرعة منخفضة L	
19	9.5	جيد جدا	2	20	NAND	شوتكى سرعة منخفضية LS	
57	3	جيد جدا	19	10	NAND	شوتکی S	
15	1.5	جيد جدا	10	40	NAND	شوتکی متقدم AS	
4	4	جيد جدا	1	20	NAND	شوتكى متقدم قدرة منخفضية ALS	
:ECL							
100	2	ضعيف	40-55	25	OR-NOR	10K	
40	0.75	ضعيف	40-55		OR-NOR	100K	
60	300	جيد	10	20	NAND	:MOS	
	: CMOS						
0.7	70	ختر خدا	0.01	50	NOR أو NAND	74C	

## تدريبات

# تدریب (1-4) :

فى شكل (4-4) الذى يمثل منطق RTL NOR بـ 2 مدخل يسوق عدد N من البوابات المتشابهه ، إحسب القدرة المتوسطة المزودة من  $V_{cc}$  للبوابة القائدة عندما تقود 5 بوابات ، وبفرض أن :

 $V_{BE,sat} \approx 0.8 \text{ V}$  ، و  $V_{CE,sat} \approx 0.2 \text{ V}$  ، و  $h_{FE} = 10$ 

مع إهمال تيارات التسريب.

## تدریب (4–2) :

فى دائرة الشكل (4-4)، إحسب: جهد الخرج  $V_{\rm o}$ ، وهامش الضوضاء 1  $\Delta$  عند:  $h_{\rm FE}=10$  ) مع فرض أن:  $h_{\rm FE}=10$  .

## تدریب (4–3) :

في دائرة DTL المبينة في شكل (4-10)، ماذا يحدث إذا:

أ- حذف أحد الموحدين D<sub>1</sub> أو D<sub>2</sub>.

 $D_2$  و  $D_1$  ب- إضافة موحد ثالث  $D_3$  على التوالى مع الموحدين

# تدریب (4-4) :

إحسب قيمة  $h_{FE}$  المطلوبة لكى يصبح قيمة تفريعات الخرج مساوية 10 فى دائرة DTL المبينة فى شكل (4-10).

# تدریب (4–5) :

فى دائرة DTL NAND المعدلة والمبينة فى شكل (4-11)، بين أنه عندما يكون الترانزيستور  $T_1$  موصلاً فإنه يصبح فى المنطقة الفعالة وليس فى منطقة التشبع.

إشرح عمل دائرة DTL NAND المعدلة والمبينة في شكل (4-11)، واحسب:

أ-تقريعات الخرج.

ب- هو امش الضوضاء.

ج- القدرة المتوسطة المستنفذة.

بفرض أن : 30 = h<sub>FE</sub>.

# تدريب (4-7) :

في دائرة HTL المبينة في شكل (4-12)، احسب:

أ- تفريعات الخرج.

ب- هوامش الضوضاء.

ج- القدرة المتوسطة المستنفذة.

بفرض أن : 40 = h<sub>FE</sub> = 40.



- ăanăa 1-5
- 2-5 النُمثيل القياسة للدوال المنطقية
- 3-5 لَمْثِيلُ الْوَوَالُ الْمُنْطُقِيةُ السِّلْفِي الْمُثَالُ الْمُثَالُ الْمُثَالُ الْمُثَالُ الْمُثَالُ الْمُ
- 4–5 أبسيط **K-maps باسنج**ٰدام بوابات A-s باستخ
  - 5-5 K-maps لا 5 ، و 6 مَلْمُيْرَاتُ
  - 5-6 نطبيقات لنصميم بمض الدوائر
- 5-7 نصميم المنطق النوافقة باسنجدام الدوائر النكاملية النطاق المنوسط MSI
- 5-8 المجمعات واستخداماتها في تصميم المنطق النوافقين
- 5-9 الموزعات واستثرداماتها في نصميم المنطق النوافقين
  - 5-10 الجافع واستخدامه كطارح
  - 3-11 الممليات الحسابية بشفرة BCD
    - 5-12 وعدة الحساب والمنطق
      - 5-13 المقارنات الرقمية
    - 5-14 مُولداتُ الندية / الفاصطاتُ
      - व्रविद्या विश्वविद्य 15-5
      - 5-16 كواشف اجهزة المرض

#### 1-5 مقدمة:

فى الفصل الأول تمت دراسة العمليات المنطقية وجبر بوول، وعرفنا أن نظريات بوول الجبرية تستخدم فى التعامل مع التعبيرات المنطقية، كما وضحنا أنه يمكن تنفيذ التعبيرات المنطقية باستخدام البوابات المنطقية Logic gates، ومع إمكانية تبسيط التعبير المنطقى فإنه بالتالى يمكن تقليل عدد البوابات المستخدمة وأيضا تقليل عدد أطراف المداخل Input terminals لهذه البوابات لتحقيق هذا التعبير المنطقى، ولهذا فإن عملية تبسيط التعبير المنطقى هامة جداً، حيث يمكن توفير الكثير من المكونات المادية المطلوبة عند تصميم نظام معين.

كما يمكن تحقيق عدد كبير من الدوال أو الوظائف بدائرة تكاملية واحدة، ولهذا لابد من أن نكون قادرين على الاستخدام الأمثل للدوائر التكاملية عند تصميم الأنظمة الرقمية، ولقد تطرقنا إلى بعض أنواع البوابات المختلفة على شكل دوائر متكاملة في القسم (1-7)، كما سيتم في هذا الفصل مناقشة بعض الدوائر الأخرى على شكل الدوائر المتكاملة.

وأساساً يتم تقسيم الدوائر الرقمية إلى فئتين رئيسيتين:

- 1− الدو ائر التو افقية Combinational circuits.
  - 2- الدوائر التتابعية Sequential circuits

ففى الدوائر التوافقية يكون الخرج فى أى لحظة من الوقت معتمدا على الدخل المتواجد عند نفس الوقت، وبما يعنى عدم وجود أى نوع من الذاكرة فى هذه الدوائر، أما فى الدوائر التتابعية فيعتمد الخرج فيها فى أى لحظة من الوقت على الدخل المتواجد عند نفس اللحظة من الوقت، بالإضافة إلى الدخول أو الخروج السابقة، وهذا يعنى وجود عناصر Elements مستخدمة فى تخزين معلومات سابقة، والتى تعرف بعناصر الذاكرة Memory.

كما يمكن أن تحتوى الأنظمة المنطقية التتابعية عند تصميمها على أنظمة فرعية توافقية، وسيتم هنا دراسة تصميم الأنظمة التوافقية، أما الأنظمة التتابعية فسوف يتم التطرق إليها لاحقا.

ويمكن تحديد متطلبات تصميم الدوائر التوافقية في واحدة من الطرق الآتية:

-1 مجموعة من الجمل Statements.

2- تعبير من تعبيرات بوول.

3- جدول الحقيقة.

والهدف الآن هو تصميم دائرة باستخدام البوابات التي تمت دراستها من قبل ، أو التصميم باستخدام بعض الدوائر الأخرى التي هي في الحقيقة مشتقة من البوابات الأساسية، وبما يحقق المطلوب – ماهو معروف في فلسفة التصميمات الهندسية – بأقل عدد من المكونات Components لتحقيق التكلفة المنخفضة والتوفير في الحجم، وكذلك التوفير في متطلبات القدرة المستهلكة.

وتوجد طريقتان لتصميم الدوائر التوافقية، إحداهما الطريقة التقليدية والتى سوف يتم مناقشتها فى هذا الفصل وفيها يتم تبسيط تعبير بوول أو جدول الحقيقة بواسطة الطرق القياسية Standard methods، ثم تحقيق هذا التعبير المبسط باستخدام البوابات، أما الطريقة الثانية فعادة لاتحتاج إلى أى يتم تبسيط للتعبير المنطقى أو جدول الحقيقة حيث يستخدم بدلا منها الدوال المنطقية المركبة والتى تكون متاحة فى الدوائر المتكاملة المتوسطة النطاق (Medium Scale ICs (MSI)، والدوائر المتكاملة الواسعة النطاق (Large Scale ICs (LSI).

وفى تبسيط دوال بوول ، يتم استخدام الطرق التالية:

1- الطريقة الجبرية Algebric method.

2- تقنية خريطة كارنوف (KARNAUGH - Map technique (K-map).

3− تقنية خريطة المتغير المنضم Variable Entered Mapping (VEM) technique.

4- طريقة كوين-ماكلوسكي QUINE-McCLUSKEY method.

وسيتم هنا بالإكتفاء بالطريقتين الأولى والثانية، حيث تعد تقنية خريطة كارنوف K-map أبسط الطرق وأكثرها شيوعاً، حيث يمكن إستخدامها إلى حتى 6 متغيرات كما سيتم توضيحه.

# 5-2 التمثيل القياسى للدوال المنطقية :

يتم التعبير عن الدالة المنطقية بدلالة مايعرف بالمتغيرات المنطقية Logic يتم التعبير عن الدالة المتغيرات Binary form في تمثيل الدوال والمتغيرات المنطقية، كما يمكن التعبير عن أي دالة إختيارية بأحد الأشكال الآتية:

1- شكل مجموع حواصل الضرب (Sum-Of-Products form (SOP).

2- شكل مضروب المجموعات (POS). Product-Of-Sums form

وهذا لايعنى عدم إمكانية كتابة الدالة المنطقية على أشكال أخرى، بل يمكن كتابتها بأشكال عديدة، إلا ان الشكلين المذكورين هما أنسب الأشكال وأقربها إلى الطرق التقليدية لتصميم الدوائر، والتي ستكون واضحة من المناقشات التالية.

# مثال (1-5) :

من المعادلة المنطقية التالية:

 $Y = (A + BC)(B + \overline{C}A)$  (5-1)

أ- مطلوب استخدام البوابات في تصميم دائرة تحقق هذه المعادلة.

ب- بين إذا كان من الممكن تصميم الدائرة باستخدام نوع واحد من البوابات ( OR أو OR )، وإذا تحقق ذلك فمطلوب تصميم هذه الدائرة.

ج- بين إذا كان من الممكن تبسيط هذه المعادلة، وفي حالة تحقيق ذلك فمطلوب تبسيطها ثم تصميمها.

د- قارن بين الدوائر التى تم الحصول عليها فى البنود السابقة من حيث عدد البوابات وعدد المداخل وأنواع البوابات وزمن تأخير الإنتشار.

#### الحل:

من المعادلة المعطاه، نجد أننا أمام 3 مدخل متغير منطقى A و B و C كما نجد أن الخرج ممثل بالمتغير  $\overline{C}$ ، ويظهر المتغير C على شكل C ويسمى المتغير

الموجود على الشكل المكمل Complemented أو الموجود على الشكل غير المكمل  $Y_1 = (A + BC)$  الموجود على الشكل غير المكمل Uncomplemented  $Y_1 = (A + BC)$  المحدد المحدد

 $\overline{l}$  يمكن ببساطة تمثيل الدوائر التي تستخدم البوابات وذلك بالنظر إلى المعادلة ثم البحث عن البوابات الأساسية التي يمكن استخدامها لتنفيذ أجزاء المعادلة المختلفة، ثم توصيل هذه الأجزاء ببعضها للوصول في النهاية إلى الدائرة المطلوبة فنفرض أو لا ان كل إشارات Signals المتغيرات الموضوعية متاحة سواء أكانت على الشكل غير المكمل مثل:  $\overline{c}$ .

(1) بالنظر إلى المقطع (A + B C)، فهو مكون من جزئيتين ، الجزئية الأولى تمثلها متغير واقعى واحد هو: A، أما الجزئية الثانية B C فيمثلها المتغيرين الواقعين B C0، والتى يمكن تحقيقها باستخدام بوابة AND ذات مدخلين، ثم تجميع الجزئيتين C1 و C3 باستخدام بوابة C4 ذات مدخلين، ونحصل فى النهاية على التحقيق الكامل C5 للمقطع (C4 + C7) عند نهاية الخرج C7، وكما هو موضح فى شكل (C1 من C1) ، اى أن:


$$Y_1 = (A + BC)$$

(2) بالمثل وبالنظر إلى المقطع  $\overline{CA}$  +  $\overline{B}$  ، فهو مكون من جزئية يمثلها متغير و اقعى و احد هو: B ، بالإضافة إلى الجزئية  $\overline{CA}$  ويمثلها المتغيرين الواقعيين  $\overline{CA}$  و  $\overline{CA}$  ويتم تحقيق هذا المقطع بنفس الخطوات السابقة عند تنفيذ المقطع (A+BC) وكما هو موضح في شكل (b-1-5) حيث يكون :

$$Y_2 = (B + \overline{CA})$$

(3) والآن يتم التحقيق الكامل للمعادلة باستخدام بوابة AND ذات مدخلين هما: (c-1-5) ونحصل على الخرج (c-1-5) كما هو موضح في شكل (c-1-5) حيث يكون: (c-1-5)

\*وفى النهاية نجد أن المعادلة قد تحققت بعدد 2 بوابة من نوع OR كل منهما بمدخلين، وعدد 3 بوابة من نوع AND كل منها بمدخلين ايضاً.



شكل (1-5) الدوائر المنطقية التي تحقق المعادلة (1-5)

ب- يمكن تيسيط المعادلة بطريقتين:

- شكل مجموع حواصل الضرب (SOP) - شكل مجموع حواصل

- شكل مضروب المجموعات (POS) Product-Of-Sums form

(1) شكل مجموع حواصل الضرب (SOP):

يمكن كتابة المعادلة (5-1) باستخدام النظرية (1-9)، فتكون على الصورة:

$$Y = A(B + \overline{C}A) + (BC)(B + \overline{C}A)$$

$$= AB + A\overline{C}A + BCB + BC\overline{C}A$$
 (5-2)

باستخدام النظرية (1-6) يكون:

$$A\overline{C} = (A.A).\overline{C} = A\overline{C}$$

وأيضا يكون :

$$BCB = (B.B).C = BC$$

وباستخدام النظرية (1-8)، يكون:

 $BC\overline{C}A = B(C.\overline{C}).A = B.0.A$ 

ومن النظرية (1-4)، يكون:

 $BC\overline{C}A = B.0.A = 0$ 

وبالرجوع إلى المعادلة (5-2)، يكون:

$$Y = AB + A\overline{C} + BC$$
 (5-3)

ويسمى الشكل المُمثل بالمعادلة (3-5) بشكل مجموع حواصل الضرب (SOP)، ويعرف ويمكن تحقيق المعادلة باستخدام تشكيل AND-OR كما في شكل (a-2-5) ويعرف هذا التحقيق بساتحقيق بمستويين "Two-level realization، حيث يتكون المستوى الأول من عدد 3 بوابات AND كل منها بمدخلين، بينما يتكون المستوى الثاني من بوابة واحدة OR بثلاثة مداخل.

وباستخدام نظرية (1-22) يمكن كتابة المعادلة (5-3) لتكون على الصورة:

$$\overline{Y} = AB + A\overline{C} + BC$$

$$= \overline{AB}.\overline{AC}.\overline{BC}$$
 (5-4)

أو يمكن أن نقول:


$$=\overline{\mathbf{Y}_1\cdot\mathbf{Y}_2\cdot\mathbf{Y}_3}$$

$$Y_1 = \overline{AB}$$

$$Y_2 = A\overline{C}$$

$$Y_3 = \overline{BC}$$

ويتم تمثيل المعادلة (5-4) باستخدام بواباتNAND فقط ، كما في شكل (5-2-6) وهو أيضا تحقيق بمستويين، وعلى هذا نجد أنه عند تمثيل المعادلة على الشكل



SOP، فيمكن تصميم الدائرة باستخدام نوع واحد من البوابات ( NAND ) عددها 4،

شكل (2-5) تحقيق المعادلة (3-5) باستخدام بوابات AND-OR ، وبوابات المعادلة (5-8)

: Product-Of-Sums (POS) شكل مضروب المجموعات (POS)

يمكن كتابة المعادلة (5-1) باستخدام النظرية (1-11) لتكون على الصورة:

$$Y = (A + B)(A + C)(B + \overline{C})(B + A)$$

ومن النظرية (1-6) يكون:

$$(A + B)(B + A) = (A + B)$$

ومنه يكون:

$$Y = (A + B).(A + C).(B + \overline{C})$$
 (5-5)

ويسمى شكل التمثيل للمعادلة (3-5) بشكل مضروب المجموعات (POS)، ويمكن تحقيق المعادلة باستخدام تشكيل OR-AND كما في شكل (3-3-a)، وهو أيضا تحقيق بمستويين، حيث يتكون المستوى الأول من عدد 3 بوابات OR كل منها بمدخلين، بينما يتكون المستوى الثانى من بوابة واحدة AND بثلاثة مداخل وباستخدام نظرية (1-12) يمكن كتابة المعادلة (5-5) لتكون على الصورة:

ج- (1) تبسيط المعادلة (5-3) :

بالرجوع للمعادلة (5-3) ، يكون :

 $Y = AB + A\overline{C} + BC$ 

ومن نظرية (1-19) يكون :

 $Y = BC + A\overline{C}$ (5-7)

(2) تبسيط المعادلة (5-5) :


بالرجوع للمعادلة (5-5) ، يكون :

 $Y = (A + B).(A + C).(B + \overline{C})$ 

ومن نظرية (1-20) يكون:

 $Y = (A + C) \cdot (B + \overline{C})$ (5-8)

-4-5) ويكون تمثيل المعادلتين (5-7) و (5-8) ، كما هو موضح في الشكلين (5-8-8)(b-4-5) (a



شكل (5-4) تحقيق المعادلتين (5-7) ، (5-8)

ومن هنا نرى أن متطلبات البنود (أ)، و (ب)، و (ج) تختلف، ويبين جدول (5-1) تلخيص لهذه المتطلبات.

حيث يمكن مقارنة النتائج كالآتى:

 $\overline{Y} = (A + B)(A + C) + (B + \overline{C})$ 

أو:

 $=(\overline{A+B})+(\overline{A+C})+(B+\overline{C})$ 

(5-6) $Y = \overline{Y_A + Y_B + Y_C}$ 

حيث:


 $Y_A = \overline{A + B}$ 

نصميم الدوائر المنطقية النوافقية

 $Y_B = \overline{A + C}$ 

 $Y_C = B + \overline{C}$ 

(b-3-5) باستخدام بو ابات NOR فقط ، كما في شكل (5-6-6) ويتم تمثيل المعادلة و هو أيضا تحقيق بمستويين، وعلى هذا نجد أنه عند تمثيل المعادلة على الشكلPOS، فيمكن تصميم الدائرة باستخدام نوع واحد من البوابات ( NOR ) عددها 4، ثلاثة منها بمدخلين بينما الرابعة بثلاثة مداخل .



شكل (3-5) تحقيق المعادلة (5-5) باستخدام بوابات OR-AND ، وبوابات NOR-NOR

ويمكن تحويل كل شكل من الشكلين(SOP)، و (POS) الغير قياسيين إلى الشكل القياسي كالآتى:

\* تحويل الشكل (SOP) الغير قياسي التي الشكل القياسي:

يتم تحويل الشكل (SOP) الغير قياسى إلى الشكل القياسى، وذلك بعمل ANDing لكل مقطع من المعادلة بالمتغير الغير موجود فى المقطع بأن يتم تمثيل هذا المتغير الغير موجود بــ Oring له مع مكمله، فمثلا إذا كان لدينا تعبير يشمل 3 متغيرات A فقط، وB و C وكان المتغيران B، و Oring لكل منهما، أى:

(B+ $\overline{B}$ )، و (C+ $\overline{C}$ )، ثم ANDing لهما مع المتغیر A، أى نحصل فى النهایة على المقطع كالتالى:

 $A = A.(B + \overline{B}).(C + \overline{C})$ 

ويصبح بذلك الشكل (SOP) القياسي على الصورة:

 $A = ABC + A\overline{B}C + AB\overline{C} + A\overline{B}\overline{C}$ 

# مثال (2-5) :

مطلوب تحويل المعادلة (5-3) إلى الشكل SOP القياسي.

الحل:

من المعروف أن المعادلة (5-3) على الصورة:

 $Y = AB + A\overline{C} + BC$ 

حيث نجد أن المتغير C غير موجود في المقطع الأول فيتم ANDing حيث نجد أن المتغير B غير موجود في المقطع الثاني فيتم B+ $\overline{B}$ ) ANDing إليه، وبالمثل نجد أن المتغير A غير موجود في المقطع الثالث فيتم ANDing ( $\overline{A}$ + $\overline{A}$ )  $\overline{A}$ 

\* تحقیق البند (أ) یحتاج بوابات مختلفة وکثیرة، علاوة علی تحقیق ذلك من خلال 3 مستویات Three-level realization، وبما یسبب زیادة فی زمن تأخیر الإنتشار ومنه إلی تقلیل سرعة التشغیل، إلا أن التحقیق من خلال البندین (ب)، و (ج) یکون أکثر فائدة حیث یستخدم نوع واحد من البوابات (NAND، أو NON) والذی یکون مناسبا أکثر ومن السهل تحقیقه حیث یتوافر العدید من النوع الواحد من البوابات فی حزمة Package واحدة من دائرة تکاملیة، ألا أن التنفیذ بالبند (ج) یتطلب عدد أقل من البوابات، والذی یظهر منه أن تبسیط التعبیرات الرقمیة مفید.

\* ونجد أن المعادلتين (5-5) و (5-5) و اللتين تمثلان الشكلين (SOP) و (POS) على الترتيب، لايحتوى كل مقطع من المعادلة بالمتغيرات الواقعية الثلاثة مجتمعة، وفي حالة إحتواء كل المتغيرات الواقعية في كل المقاطع في الشكلين(SOP) وفي حالة إحتواء كل المتغيرات الواقعية في كل المقاطع في الشكلين(POS) و (POS)، فيسميان بالشكلين القياسيين Standard، أو القانونيين المعادلة (3-5) يسمى كل مقطع من الشكل (SOP) القياسي مثل المقطع (AB) من المعادلة (SOP) القياسي مثل المقطع من الشكل (POS) القياسي مثل المقطع من الشكل (POS) القياسي مثل المقطع من الشكل (POS) القياسي مثل المقطع (A+B) من المعادلة (5-5) بمدلول أقصى Maxterm

جدول (5-1)

الجزء (ج)	, (ب)	الجزء	الجزء (أ)
3 بوابة NAND كل	3 بوابة OR كل	3 بوابة AND كل	3 بوابة AND كل
منها بمدخلین .	منهما بمدخلين .	منهما بمدخلین .	منهما بمدخلين .
أو :	و:	و:	و :
3 بوابة NOR كل	1 بوابة AND بـــ 3	1 بوابة OR بـــ 3	2 بوابة OR كل
منها بمدخلین .	مداخل .	مداخل .	منهمابمدخلین .
	أو:	أو:	
	3 بوابة NOR كل	3 بوابة NAND كل	
	منها بمدخلین .	منها بمدخلین .	
•	و:	و:	
	1 بوابة NOR بـــ 3	1 بوابة NAND بـــ 3	
	مداخل .	مداخل .	·

كما نجد أن المتغير A غير موجود في المقطع الثالث فيتم ORing (  $A\bar{A}$  ) إليه، وعلى ذلك تؤول المعادلة إلى:

$$Y = (A + B + C\overline{C})(A + B\overline{B} + C)(A\overline{A} + B + \overline{C})$$

وبتطبيق نظرية (1-10) يكون:

 $Y = (A + B + C)(A + B + \overline{C})(A + B + C)(A + \overline{B} + C)(A + B + \overline{C})(\overline{A} + B + \overline{C})$ و بتطبیق نظریة (6-1) تؤول المعادلة إلى:

$$Y = (A + B + C)(A + B + \overline{C})(A + \overline{B} + C)(\overline{A} + B + \overline{C})$$
 (5-11)

ومفهوم المدلول الأدنى والمدلول أقصى الذى تم شرحه، يسمح لنا بتقديم مختصر مناسب جدا للتعبير عن الدوال الرقمية، ويوضح الجدول (5-2) المدلولات الأدنى والمدلولات الأقصى لدالة منطقية مكونة من 4 متغيرات والتى يبلغ مجموع المدلولات الأدنى والأقصى لكل منها:  $16 = {}^{2}$ ، وعامة إذا كان عدد متغيرات الدالة المنطقية هى: 1، فإن مجموع عدد المدلولات الأدنى والأقصى لكل منهما: 1 ومن الجدول نجد أن كل مدلول أدنى ممثل بالرمز 1, حيث 1 يمثل المكافئ العشرى للعدد الرقمى الطبيعى المناظر المدلول الأدنى مع تمثيل المتغيرات الطبيعية بـ 1, وتمثيل المتغيرات المكملة بـ 1, 1, وتمثيل المتغيرات المكافئ العشرى للعدد الرقمى الطبيعى المناظر المدلول الأقصى، مع تمثيل المتغيرات المكملة بـ 1, وتمثيل الاقصى، مع تمثيل المتغيرات الطبيعية بـ 1, وتمثيل الاتغيرات المكملة بـ 1, وعلى هذا وباستخدام هذه الرموز يمكن كتابة المعادلة (5-9) الكون على الصورة:

$$Y = m_7 + m_6 + m_4 + m_3$$

أو بالترتيب التصاعدي:

$$Y = m_3 + m_4 + m_6 + m_7$$

أي أن:

$$Y = \sum m(3,4,6,7)$$
 (5-12)

$$Y = AB(C + \overline{C}) + A\overline{C}(B + \overline{B}) + BC(A + \overline{A})$$

= ABC + AB
$$\overline{C}$$
+ AB $\overline{C}$ + AB $\overline{C}$ + ABC +  $\overline{A}$ BC وبتطبيق نظرية (6-1) تؤول المعادلة السابقة إلى :

$$Y = ABC + AB\overline{C} + A\overline{B}\overline{C} + \overline{A}BC$$
 (5-9)

\* تحويل الشكل (POS) الغير قياسي الي الشكل القياسي :

بالمثل يمكن تحويل الشكل (POS) الغير قياسى إلى الشكل القياسى وذلك بعمل ORing في المقاطع المختلفة من المعادلة بالمتغيرات التى كانت غير موجودة في المقطع بتمثيل ذلك المتغير بــــ ANDing له مع مكمله، فمثلا إذا كان لدينا تعبير يشمل قد متغيرات A وB و C و كان المتغيران B و C غير متواجدين، فنقوم بتكوين مقطعين بعمل ANDing لكل منهما، أي C (C C )، ثم C C المتغير C ، أي خصل في النهاية على المقطع: C C C C و بتطبيق نظرية C C يكون الناتج مساويا:

$$A = (A + B \overline{B} + C)(A + B \overline{B} + \overline{C})$$

$$= (A + B + C)(A + \overline{B} + C)(A + B + \overline{C})(A + \overline{B} + \overline{C})$$

$$(5-10)$$

$$(3-5)$$

مطلوب تحويل المعادلة (5-5) إلى الشكل POS القياسي.

الحل:

من المعروف أن المعادلة (5-5) على الصورة:

$$Y = (A + B)(A + C)(B + \overline{C})$$

حيث نجد أن المتغير C غير موجود في المقطع الأول فيتم C ( $C\overline{C}$ ) إليه، وبالمثل نجد أن المتغير D غير موجود في المقطع الثاني فيتم D0 (D0) إليه، D18

الصورة:

حيث:

 $m_3 = \bar{A} BC$ 

 $m_4 = A \overline{B} \overline{C}$ 

 $m_6 = AB\overline{C}$ 

 $m_7 = ABC$ 

بالمثل يمكن كتابة المعادلة (5-11) لتكون على الصورة:

 $Y = M_0 + M_1 + M_2 + M_5$ 

 $Y = \prod M(0,1,2,5)$ 

حيث:

(5-13)

 $M_0 = A + B + C$ 

 $M_1 = A + B + \overline{C}$ 

 $M_2 = A + \overline{B} + C$ 

 $M_5 = \overline{A} + B + \overline{C}$ 

وتمثل المعادلتان (5-11) و (5-11) شكلين مختزلين للشكلين SOP و POS و POS النموذجين على الترتيب، وحيث أن كلا منهما يمثل المعادلة المنطقية الرئيسية (5-1)، فنجد أن هناك نوع من العلاقة التكاملية بين الدالتين الممثلتين بدلالتي المدلولات الأدنى والمدلولات الأقصى، فهنا تعاملنا في هاتين المعادلتين مع دالة منطقية مكونة من 3 متغيرات ، وحيث يكون عدد المدلولات الأدنى والأقصى مساويا 8، ويكون العدد العشرى المناظر محصور بين 0 و7، وكانت الأعداد العشرية المناظرة المقاطع الأدنى هي: 3 و4 و6 و7 ، كما كانت الأعداد العشرية المناظرة للمقاطع الأقصى فكانت: 0 و1 و2 و5 (أي الأعداد الغير موجودة في المقاطع الأدنى) ومن هنا نجد أن أي دالة منطقية يتم التعبير عنها بالمدلولات الأقصى فيمكن استنتاج التمثيل المناظر للتعبير عنها بالمدلولات الأقصى فيمكن استنتاج التمثيل أن أي دالة منطقية يتم التعبير عنها بالمدلولات الأقصى فيمكن استنتاج التمثيل أن أي دالة منطقية يتم التعبير عنها بالمدلولات الأقصى فيمكن استنتاج التمثيل

جدول (5-2)

المناظر للتعبير عنها بالمدلولات الأدنى باستخدام خاصية التكامل، فمثلا إذا كان التعبير بالمدلولات الأدنى لدالة منطقية مكونة من 4 متغيرات، لدالة منطقية على

				, , , , , ,			
المتغيرات			المدلول الأدنى	المدلول الأقصى			
Α	В	С	D	m <sub>I</sub>	M <sub>I</sub>		
0	0	0	0	$\overline{A}\overline{B}\overline{C}\overline{D} = m_0$	$A + B + C + D = M_0$		
0	0	0	1	$\overline{A}\overline{B}\overline{C}D=m_1$	$A + B + C + \overline{D} = M_1$		
0	0	1	0	$\overline{A}\overline{B}C\overline{D}=m_2$	$A + B + \overline{C} + D = M_2$		
0	0	1	1	$\overline{A} \overline{B} CD = m_3$	$A + B + \overline{C} + \overline{D} = M_3$		
0	1	0	0	$\overline{A} B \overline{C} \overline{D} = m_4$	$A + \overline{B} + C + D = M_4$		
0	1	0	1	$\overline{A}B\overline{C}D = m_5$	$A + \overline{B} + C + \overline{D} = M_5$		
0	1	1	0	$\overline{A} BC\overline{D} = m_6$	$A + \overline{B} + \overline{C} + D = M_6$		
0	1	1	1	$\overline{A}$ BCD = $m_7$	$A + \overline{B} + \overline{C} + \overline{D} = M_7$		
1	0	0	0	$A\overline{B}\overline{C}\overline{D} = m_8$	$\overline{A} + B + C + D = M_8$		
1	0	0	1	$A\overline{B}\overline{C}D = m_9$	$\overline{A} + B + C + \overline{D} = M_9$		
1	0	1	0	$A\overline{B}C\overline{D} = m_{10}$	$\overline{A} + B + \overline{C} + D = M_{10}$		
1	0	1	1	$A\overline{B}CD = m_{11}$	$\overline{A} + B + \overline{C} + \overline{D} = M_{11}$		
1	1	0	0	$AB\overline{C}\overline{D} = m_{12}$	$\overline{A} + \overline{B} + C + D = M_{12}$		
1	1	0	1	$AB\overline{C}D = m_{13}$	$\bar{A} + \bar{B} + C + \bar{D} = M_{13}$		
1	1	1	0	$ABC\overline{D} = m_{14}$	$\overline{A} + \overline{B} + \overline{C} + D = M_{14}$		
1	1	1	1	$ABCD = m_{15}$	$\overline{A} + \overline{B} + \overline{C} + \overline{D} = M_{15}$		

 $Y = \sum m(0.3, 6, 7, 10, 12, 15)$ 

فيكون التعبير بالمقاصع الأقصى على الصورة:

 $Y = \prod M(1,2,4,5,8,9,11,13,14)$ 

الفصل الخامس

الرقم المكتوب في الركن الأيسر العلوى من الخلية ، كما هو موضح في شكل (5-

\* إذا كان هالك 00 01 -00 ABCD يَسِم الما تى إل \* BA Jec que \* AB ياخذ عود (b) \* ترتيب المهدوة المحدود 01 آ) ترتيب حيف 12 ى ترتىت عود ترسي المهف ع 11 14 10 تَرَسِّ العود AB t 3 2 (c)

شكل (K-maps (5-5 لأعداد من المتغيرات المختلفة

a-متغیرین b متغیرات a-4 متغیرات

كما يبين شكل (5-6) المدلولات الأدنى والأقصى المناظرة لكل خلية حيث يكتب المقطع داخل كل خلية بغرض توضيح الفهم .

# 3-5 تمثيل الدوال المنطقية باستخدام K-map :

في القسم السابق تم التطرق إلى مناقشة الدوال المنطقية على الشكلين النموذجين SOP و POS وتحقيقهما باستخدام البوابات، كما تم التطرق إلى الحاجة إلى تبسيط تعبيرات بوول وتقديم طريقة التبسيط الجبرى باستخدام نظريات بوول الجبرية، وفي الحقيقة لا يمكن التأكد في بعض الأحيان عما أنه إذا كان من الممكن تبسيط التعبير المنطقى من عدمه.

وهناك تقنية أخرى لتبسيط التعبير المنطقى، وهي طريقة يستخدم فيها الرسم تعرف باسم تقنية "خريطة كارنوف" KARNAUGH map، أو بالإختصار K-map، والتي تعطى طريقة منظمة لتبسيط والتعامل مع تعبيرات بوول.

وفي هذا التقنية يتم تمثيل المعلومات الموجودة في جدول الحقيقة أو في تشكيلي SOP، و POS على K-map، ولربما تكون هذه التقنبة من أحسن الطرق لتبسيط الدوال المنطقية، والتي تتعامل مع عدد من المتغيرات يصل إلى 6 متغيرات، أما فوق ذلك فتصبح الطريقة صعبة ومعقدة جدا.

ويبين شكل (5-5) K-maps لمتغيرين و3 متغيرات و4 متغيرات، ويتم التعبير عن عدد الخلايا (المربعات) في كل خريطة بالعلاقة: n حيث n تمثل عدد المتغيرات، (فمثلا إذا كان عدد المتغيرات 2 تكون عدد الخلايا 4، وإذا كان عدد المتغيرات 3 تكون عدد الخلايا 8، أما إذا كان عدد المتغيرات 4 تكون عدد الخلايا 16، ...و هكذا)، كما تحتوى كل خلية على مجموعة معينة من المتغيرات، وعلى هذا فإن كل صف من جدول الحقيقة، أو كل مدلول أدنى يمثلها خلية محـــدة من K-map، كما يتم التعبير عن المتغيرات بالحروف A و B و O و D، و تؤخذ الأعداد الثنائية من مجموعات تتمثل بالمقاطع AB، أو ABCD، أو ABCD من K-maps لمتغيرين و 3 متغيرات و 4 متغيرات على الترتيب، ويشير أول بت في هذه المقاطع للمتغير الأول كما يشير ثاني بت للمتغير الثاني، وهكذا، كما يستخدم كود جراي في التعریف بالخلیة (وسبب استخدام کود جرای سیتم توضیحه مستقبلا عند مناقشة تطبيقات استخدام K-map)، ويمكن التثبت من العدد العشرى المناظر لكل خلية من

# 3-5-1 مَثِيلُ جِدولُ الْحَقِيقَةُ عِلَى K-map:

بفرض جدول الحقيقة (5-3) والمكون من 3 متغيرات ، وفيه يكون الخرج المنطقى ٢ بالمنطق 1 للصفوف المحددة بأرقام: 1، و 2، و 4، و 7، ولذا فإنه يمكن كتابة المعادلة المناظرة لذلك بدلالة الشكل SOP القياسي ، على النحو التالى:

$$Y = \overline{A} \overline{B} C + \overline{A} \overline{B} \overline{C} + A \overline{B} \overline{C} + ABC$$
 (5-14)

وتمثل هذه المعادلة جدول الحقيقة المتكامل بدلالة الشكل SOP القياسي.

بالمثل يكون الخرج المنطقى Y بالقيمة 0 للصفوف أرقام 0 و3 و5 و6، ولذا فإنه يمكن كتابة المعادلة المناظرة لذلك بدلالة الشكل POS القياسى، على النحو التالى:

$$Y = (A + B + C)(A + \overline{B} + \overline{C})(\overline{A} + B + \overline{C})(\overline{A} + \overline{B} + C)$$
 (5-15)

وتمثل هذه المعادلة جدول الحقيقة المتكامل بدلالة الشكل POS القياسي .

#### جدول (5-3)

رقم الصف		الدخول		الخرج
	Α	В	C	<b>Y</b>
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	0
4	1	0	0	1
5	1	0	1	0
6	1	1	0	0
7	1	1	1	1

B	0	1	B	0	1	
0	$\overline{A} \overline{B}$	$A\overline{B}$	0	A + B	$\overline{A} + B$	ļ
1	$\overline{A}B$	AB	1	$A + \overline{B}$	$\overline{A} + \overline{B}$	
_		a)	• • • • • • • • • • • • • • • • • • •	(b	)	
$\widetilde{C}^{AB}$	0	0	01	11	10	
	ĀĒ	$\bar{c}$	$\overline{A}B\overline{C}$	$AB\overline{C}$	$A\overline{B}\overline{C}$	
1	$\overline{A}$	B C	Ā BC	ABC	$A\overline{B}C$	
·			(0	<del></del>		
CD	3 0	0	01	11	10	
0	A + I	B + C	$A + \overline{B} + C$	$\overline{A} + \overline{B} + C$	$\overline{A} + B + C$	
1	A + E	$3 + \overline{C}$	$A + \overline{B} + \overline{C}$	$\overline{A} + \overline{B} + \overline{C}$	$\overline{A} + B + \overline{C}$	
			((	i)		·
CD	B	00	01	11	10	
00	$\overline{A} \overline{B}$	$\overline{C} \overline{D}$	$\overline{A}B\overline{C}\overline{D}$	$AB\overline{C}\ \overline{D}$	$A\overline{B}\ \overline{C}\ \overline{D}$	
01	$\overline{A} \overline{B}$	$\overline{S} \overline{C} D$	$\overline{A}B\overline{C}D$	ABC D	$A\overline{B}\overline{C}D$	
11	ĀĪ	Ē CD	A BCD	ABCD	$A\overline{B}CD$	
10	ĀĒ	$\overline{S}C\overline{D}$	$\overline{A}BC\overline{D}$	$ABC\overline{D}$	$A\overline{B}C\overline{D}$	
			(	e)		
$CD^{A}$	B	00	01	11	10	ľ
00	A + B	+C+D	$A + \overline{B} + C + D$	$\overline{A} + \overline{B} + C + D$	$\overline{A} + B + C + D$	·
01	A + B	$+C+\overline{\overline{D}}$	$A + \overline{B} + C + \overline{D}$	$\overline{A} + \overline{B} + C + \overline{D}$	$\overline{A} + B + C + \overline{D}$	
11	A + B	$+\overline{C}+\overline{D}$	$A + \overline{B} + \overline{C} + \overline{D}$	$\overline{A} + \overline{B} + \overline{C} + \overline{D}$	$\overline{A} + B + \overline{C} + \overline{D}$	
10	A + B	+ <del>\overline{C}</del> + D	$A + \overline{B} + \overline{C} + D$	$\overline{A} + \overline{B} + \overline{C} + D$	$\overline{A} + B + \overline{C} + D$	
Ŷ	- 1 Page 1		. (	f)		

شكل (5-6) المدلولات الأدنى والأقصى المناظرة لكل خلية من خلايا K-map

ملحوظة: دائما يتم إدخال إما 1,5 أو 0,5، فإذا تم إدخال 1,5 فتمثل الأماكن الخالية 0,5 ، وإذا تم إدخال 0,5 فتمثل الأماكن الخالية 1,5، وفي مثالنا تم إدخال 1,5 ومنه تمثل 0,5 الأماكن الخالية.

#### الحل:

يتم الحصول على جدول الحقيقة كما في جدول (5-4) جدول (5-4)

رقم الصف		الخرج ۲			
الصف	<b>A</b>	В	C	D	Y
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	1
8	1	0	0	0	0
9	1	0	0	1	1
10	1	0	1	0	0
11	1	0	1	1	<i>₹</i> 0
12	1	1	0	0	1
13	1	1	0	1	0
14	1	1	1	0	1
15	1	1	1	1	1

#### 5-2-3 مَثِيلُ شكل SOP القياسي على K-map:

أى معادلة منطقية على الشكل SOP القياسى يمكن تمثيلها على خريطة K-map وذلك بإدخال 1,s في خلايا K-map لكل مدلول أدنى ممثل في المعادلة.

كما تكون المعادلتان (5-14) و (5-15) متكافئتين ، وسوف نستغل K-map ذات الثلاثة متغيرات الموضح في شكل (5-5-0) وإدخال قيم الخرج Y سواء أكانت 1 أو 0 في كل خلية ومناظرة للعدد العشرى ونصل في النهاية إلى K-map المتكامل في شكل (5-7) والذي يمثل جدول الحقيقة (5-3).

CA	B <sub>00</sub>	01	11	10
0	0	2	6	4
1	1	3 0	7	5 0

شكل (7-5) خريطة K-map التي تمثل جدول الحقيقة (3-5)

والعملية التى تمت سابقا تكون عامة، وتستخدم فى تمثيل جدول الحقيقة على K-map ومن ناحية أخرى فى حالة وجود تمثيل على K-map فإنه يمكن تمثيل جدول الحقيقة المناظر باتباع خطوات عكسية، حيث يكون الخرج Y بقيمة المنطق 1 مناظر اللأعداد العشرية أو المدلولات الأدنى المتمثلة فى الخلايا بالإدخالات 1، أما الخلايا الأخرى فيكون الخرج Y بقيمة المنطق 0.

#### مثال (5-4) :

مطلوب إنشاء جدول الحقيقة لخريطة K-map الممثلة في شكل (5-8).

$CD^{A}$	<i>B</i> 00	01	11	10	
00	0 1	4	12 1	8	
01	1	5	13	9	
11	3	7	15 1	11	•
10	2	6	14	10	

شكل (8-5) **K-map** للمثال (4-5)

#### مثال (5-5):

مطلوب تمثيل المعادلة (5-14) على K-map.

ألحل:

المعادلة (5-14) على الصورة:

 $Y = \overline{A} \overline{B} C + \overline{A} B \overline{C} + A \overline{B} \overline{C} + ABC$ 

K- ومقابلا لكل مدلول أدنى من المعادلة، يتم إدخال 1 على كل خلية من خلايا K- المطلوبة ممثلة في شكل (7-5) .

بالمثل يمكن استنتاج المعادلة المنطقية المناظرة وذلك على الشكل SOP القياسى، وذلك بـ Oring المدلولات الأدنى المناظرة للمنطق 1 في K-map، كما في المثال التالي:

#### مثال (5-6) :

اكتب المعادلة المنطقية على الشكل SOP القياسى لخريطة K-map الموجودة في شكل (5-8).

الحل:

يكون الخرج ٢ كالآتى:

 $Y = \overline{A} \overline{B} \overline{C} \overline{D} + \overline{A} B \overline{C} D + \overline{A} B \overline{C} D + \overline{A} B \overline{C} D + A \overline{B} \overline{C} D + A \overline{B} \overline{C} \overline{D} + A \overline{B} \overline{C} \overline{D}$ 

ويجب مراعاة أنه إذا كانت المعادلة على الشكل SOP الغير قياسى فإنه يلزم تحويلها أو Y إلى الشكل SOP القياسى بالطريقة كما تمت در استها، ثم تمثيلها على Y (map) المعادلة توجد طريقة أخرى لتمثيل الشكل SOP الغير قياسى على Y اللجوء إلى التحويل إلى الشكل SOP القياسى، وسوف يتم مناقشة ذلك في القسمين (Y (Y ) و (Y ).

5-3-3 مَثِيلُ الشكل POS القياسي على K-map :

أى معادلة منطقية على الشكل POS القياسي يمكن تمثيلها على K-map وذلك بإدخال 0,s في خلايا K-map لكل مدلول أقصى ممثل في المعادلة.

#### : (7−5) د مثال

مطلوب تمثيل المعادلة (5-15) على K-map.

الحل:

المعادلة (5-15) على الصورة:

 $Y = (A + B + C).(A + \overline{B} + \overline{C}).(\overline{A} + B + \overline{C}).(\overline{A} + \overline{B} + C)$ 

K- ومقابلا لكل مدلول أقصى من المعادلة يتم إدخال 0 على كل خلية من خلايا K- map، وتكون K- المطلوبة ممثلة في شكل (7-5).

بالمثل يمكن استنتاج المعادلة المنطقية على الشكل POS القياسى وذلك بـ ANDing المدلولات الأقصى المناظرة للمنطق 0 في K-map، كما في المثال التالي.

#### مثال (5-8):

اكتب المعادلة المنطقية على الشكل POS القياسي لخريطة K-map الموجودة في شكل (5-8).

الحل:

يكون الخرج ٢ كالآتى:

 $Y = (A + B + C + \overline{D})(A + B + \overline{C} + D)(A + B + \overline{C} + \overline{D})$ 

 $(A + \overline{B} + C + D)(A + \overline{B} + \overline{C} + D)(\overline{A} + B + C + D)$ 

 $(\overline{A} + B + \overline{C} + D)(\overline{A} + B + \overline{C} + \overline{D})(\overline{A} + \overline{B} + C + \overline{D})$ 

(5-17)

 $=\Pi$  M (1, 2, 3, 4, 6, 8, 10, 11, 13)

وأيضا يجب مراعاة أنه إذا كانت المعادلة على الشكل POS فإنه يلزم تحويلها أو لا إلى الشكل POS القياسى بالطريقة كما تمت دراستها، ثم تمثيلها على K-map الا أنه توجد طريقة أخرى لتمثيل الشكل POS على K-map بدون اللجوء إلى التحويل إلى الشكل SOP القياسى وسوف يتم مناقشة ذلك في القسمين (5-4) و (5-6).

وفى النهاية نجد أن المعادلتين (5-16) و (5-17) واللتان تمثلان خريطة K-map على الشكلين القياسيين SOP و POS على التوالى متكافئتان.

# 3-5-4 نبسيط المعادلات المنطقية باستخدام K-map:

يبنى تبسيط المعادلات المنطقية باستخدام K-map على قاعدة تجميع Combining يبنى تبسيط المتجاورة Adjacent cells، ويقال أن الخليتين تكونان متجاورتين إذا كانتا مختلفتين فقط فى أحد المتغيرات (أحدهما على الشكل غير المكمل، والآخر على الشكل المكمل).

فعلى سبيل المثال في شكلي (5-6-6) و (5-6-6) لخريطة K-map لمتغيرين، ومن واقع تعريف الخلايا المتجاورة نجد أن الخليتين العلويتين متجاورتان، فهما مختلفتان في المتغير A (أحدهما على الشكل غير المكمل A، والآخر على الشكل المكمل Ā)، كما نجد أن الخليتين السفليتين متجاورتان، فهما مختلفتان أيضا في المتغير A، كما أن الخليتين اللتين على اليمين متجاورتان فهما مختلفتان في المتغير B، وكذلك الخليتان اللتان على اليسار متجاورتان فهما مختلفتان أيضا في المتغير ونجد أن أحد المتغيرين هو نفسه في الخليتين المتجاورتين، بينما يظهر المتغير الآخر على هيئته في إحدى الخلايا وعلى هيئتة المكمله في الخلية الأخرى، بالمثل نلاحظ الخلايا المتجاورة لـــ K-map

ويعطى جدول (5-5) كل الخلايا المتجاورة لكل خلية على حدة فى خرائط -K- متغيرين و 3 متغيرات و 4 متغيرات، فمثلا فى K-map لمتغيرين و 3 متغيرات و 4 متغيرات و 4 متغيرات و 6 متغيرات و 7 متغيرات و 8 متغ


نجد أن الخلايا التي تجاور الخلية 2 هما: الخلية 0 التي تقع على يسارها، والخلية 3 التي تقع أسفلها، وأيضا في K-map لـ 3 متغيرات في شكل (5-5-0) أن هناك 3 خلايا تجاور الخلية 0 هي: الخلية 2 التي تقع على يمينها، والخلية 1 التي تقع أسفلها، والخلية 4 التي تقع في أقصى اليسار (فنجد أن المتغير  $\overline{C}$  هو نفسه في الخليتين وأيضا المتغير  $\overline{C}$  هو نفسه في الخليتين، بينما يظهر المتغير الثالث A على هيئته في الخلية 4، وعلى هيئة مكمله  $\overline{A}$  في الخلية  $\overline{C}$ )، كما نجد أن الخلايا التي تجاور الخلية  $\overline{C}$  هي: الخلية 2 التي تقع على يسارها، والخلية 4 التي تقع على يمينها، والخلية 7 التي تقع أسفلها ، كما نجد أيضا في  $\overline{C}$  هي نبد أن هناك 4 خلايا تجاور الخلية 13 هي: الخلية 5 التي تقع على يسارها، والخلية 5 التي تقع على يسارها، والخلية 9 التي تقع على المناها، والخلية 10 التي تقع على المناها، والخلية 10 التي تقع أسلاها، والخلية 10 التي تقع أسفلها.

ومنه يتضح أن استخدام كود جراى لتحديد الخلايا في K-map يجعلها متجاورة (ويقصد هنا تجاور الخلايا أفقيا أو رأسيا وليست قطريا)، أيضا نجد أن الخلية الموجودة في أقصى يمين الجدول يمكن أن تكون متجاورة مع الخلية المقابلة في أقصى يسار الجدول، كما يمكن أن تكون الخلية العلوية متجاورة مع الخلية المقابلة في قاع الجدول.

ويتحقق تبسيط الدالة المنطقية من خلال تجميع خلايا المنطق ذات القيم 1,5 أو 0,5 في مجموعات على الشكل 2 حيث 1 , 1

#### مثال (9-5) :

مطلوب تبسيط K-map للشكل (5-9) .



شكل (9-5) للمثال (4-9 K-map

الحل:

من الشكل ، يمكن كتابة المعادلة المنطقية على الشكل SOP القياسي كالآتي :

$$Y = \overline{A} \overline{B} \overline{C} + \overline{A} BC + ABC + A\overline{B} \overline{C}$$
 (5-18)

فباستخدام الطريقة الرياضية وبتجميع الآحاد 1,5 للخليتين المتجاورتين 0 و4، وأيضا الخليتين المتجاورتين3و7، يمكن كتابة المعادلة (5-18) لتكون على الصورة:

$$Y = (\overline{A} + A)\overline{B}\overline{C} + (\overline{A} + A)BC$$
 (5-19)

وباستخدام النظريتين (1-2)، و(1-7) ، تصبح المعادلة على الصورة:

$$Y = \overline{B} \, \overline{C} + BC \tag{5-20}$$

يمكن الحصول على المعادلة (5-20) ومن K-map باستخدام الإجراء الآتي:

-1 يتم التعرف على 1,5 المتجاورة ثم ملاحظة هيئة المتغيرات (أى A و B و C) المرتبطة بهذه الخلايا ، سنجد أن هناك متغير واحد فقط يتم حذفه ، وهو الذى يظهر على هيئتيه العادية والمكملة ، وستظهر المتغيرات الأخرى في المقطع على شكل ANDed وتكون كل منها على الهيئة العادية (أى A أو B أو C) إذا كانت بقيمة 1 وعلى الهيئة التكاملية (أى  $\overline{A}$  ، و  $\overline{B}$  ، و  $\overline{C}$ ) إذا كانت بقيمة 0.

#### جدول (5-5)

رقم	لی حدة	المجاورة لكل خلية عا	الخلايا
الخلية	متغيرين	3-متغيرات	4-متغيرات
0	1,2	1,2,4	1,2,4,8
1	0,3	0,3,5	0,3,5,9
2	0,3	0,3,6	0,3,6,10
3	1,2	1,2,7	1,2,7,11
4		0,5,6	0,5,6,12
5		1,4,7	1,4,7,13
6		2,4,7	2,4,7,14
7		3,5,6	3,5,6,15
8			0,9,10,12
9		•	1,8,11,13
10			2,8,11,14
11			3,9,10,15
12			4,8,13,14
13			5,9,12,15
14			6,10,12,15
15			7,11,12,14

#### تجميع مجموعتين من الآحاد 1,5 المتجاورة:

فى حالة تواجد خليتين متجاورتين من 1,5 على خريطة K-map، فإنه يمكن تجميعهما معا، وينتج من ذلك مقطع واحد ويكون عدد متغيراته الواقعية أقل بواحد من المتغيرات الواقعية فى المقطعين الأساسيين، ويمكن التأكد من ذلك من كل تجميع لخليتين فى جدول (5-5)، وكما يتضح فى المثال التالى.

جدول (5-6)

رقم الخلية	مجموعات الخلايا المجاورة لكل خلية على حدة				
0	0,2,6,4	0,1,2,3	0,1,4,5		
1	1,0,2,3	1,3,7,5	1,0,4,5		
2	2,0,6,4	2,3,1,0	2,3,6,7		
3	3,1,7,5	3,2,1,0	3,2,6,7		
4	4,6,2,0	4,5,6,7	4,5,0,1		
5	5,1,3,7	5,4,6,7	5,4,0,1		
6	6,0,2,4	6,7,4,5	6,7,2,3		
7	7,1,3,5	7,6,4,5	7,5,2,3		

#### مثال (5-10) :

مطلوب تبسيط خريطة K-map للشكل (5-10).

#### الحل:

$CD^{AE}$	00	01	11	10	
00	0 1	4	12	8	
01	1	5	13	9	
11	3 1	7	15 1	11 1	
10	2	6	14	10	

شكل (10-5) K-map للمثال (5-10)

من الشكل، يمكن كتابة المعادلة المنطقية على الشكل SOP القياسي كالآتي:

$$Y = m_0 + m_1 + m_3 + m_7 + m_8 + m_9 + m_{11} + m_{15}$$

2- يتم تكرار ماسبق بتحديد المقطع المناظر لكل مجموعة، ثم ORing هذه المقاطع للحصول في النهاية على المعادلة مبسطة على الشكل SOP.

نصهيم الدوائر المنطقية النوافقية

\* وفي مثالنا نجد أن المقطعين  $\overline{A}\,\overline{B}\,\overline{C}$ ، و  $A\,\overline{B}\,\overline{C}$  (اللذان بمثلان الخليبتين 0، و4) يظهر فيهما المتغير A على هيئتيه العادية والمكملة(A، وĀ) فيتم حذف المتغير، ويتبقى المتغيران الآخران  $(\overline{C}, \overline{B})$  على شكل ANDed أي على الشكل  $\overline{BC}$ ، وحيث أن كلاهما بقيمة 0 فيظهر إن على الهيئة التكاملية  $\overline{BC}$ ، وبالمثل يمكن تطبيق ذلك على المقطعين Ā B C ، و A B C ( اللذان يمثلان الخليبتين 3، و 7)، ونحصل على الشكل BC.

> وفي النهاية تصبح المعادلة على الصورة كما في المعادلة (5-20) تجميع 4 مجموعات من الآحاد 1,5 المتجاورة:

يمكن تكوين مجموعة واحدة من 1,5 لــ 4 خلايا متجاورة، إذا إختلف متغيران من المتغيرات الواقعية المرتبطة بالمدلولات الأدنى أو الأقصى، ويكون المتغيران الواقعيان الآخران متشابهان، ويبين جدول (5-6) كل الإحتمالات الممكنة للمجموعات التي يمكن الحصول عليها لكل خلية من خلايا خريطة K-map ذات 3 متغيرات المبينة في شكل (c-6-5)، فمثلا الخلية 3 يمكن إحتمالات تكوين الخلايا التي تكون مجموعة من 4 من 1,5 هي: (3,1,7,5)، و (3,2,1,0)، و (3,2,6,7)، أما في حالة في حالة خريطة K-map ذات المتغيرين كما في شكل (a-6-5) فهناك أحتمال واحد فقط المقابل لإدخال 1 في كل الخلايا الأربعة التي تحتويها الخريطة ويؤول التعبير المبسط إلى العبارة: Y = 1 أي أن Y دائما تكون مساوية 1.

ومن منطلق ما سبق فإنه يمكن استنتاج كل الإحتمالات الممكنة للمجموعات التي يمكن الحصول عليها لكل خلية من خلايا K-map ذات الله 4 متغيرات المبينة في شكل (e-6-5) وسنجد عددها 6، فمثلا الخلية 3 يمكن إحتمالات تكوين الخلايا التي تكون مجموعة من 4 من 1,s هي: (3,7,15,11)، و (3,2,0,1)، و (3,11,9,1)، (3,7,6,2) و (3,2,10,11) و (3,7,5,1)

$$Y = (m_0 + m_1 + m_8 + m_9) + (m_3 + m_7 + m_{15} + m_{11})$$
 (5-21)

وفى خريطة جسمو فى الشكل نجد أن هناك مجموعتين الخلايا كل منها تكون عدد 4 من 1,5 المتجاورة، الأولى: (0,1,9,8)، والثانية: (3,7,15,11)، وعلى هذا ومن المعادلة (2-15)، تم تجميع المدلولات الأدنى لكل مجموعة على حدة وحصلنا على المجموعتين:  $m_3 + m_7 + m_{15} + m_{11}$  و يمكن كتابة المجموعة الأولى كالتالى:

$$m_0 + m_1 + m_8 + m_9 = \overline{A} \, \overline{B} \, \overline{C} \, \overline{D} + \overline{A} \, \overline{B} \, \overline{C} \, D + A \, \overline{B} \, \overline{C} \, \overline{D} + A \, \overline{B} \, \overline{C} \, D$$

$$= \overline{B} \, \overline{C} (\overline{A} \, \overline{D} + \overline{A} \, D + A \, \overline{D} + A \, \overline{D})$$

$$= \overline{B} \, \overline{C} [\overline{A} (\overline{D} + D) + A (\overline{D} + D)]$$

$$= \overline{B} \, \overline{C} (\overline{A} \cdot 1 + A \cdot 1)$$

$$= \overline{B} \, \overline{C} (\overline{A} + A)$$

$$= \overline{B} \, \overline{C} \cdot 1$$

$$= \overline{B} \, \overline{C}$$

#### ونلاحظ في هذه المجموعة مايلي:

- -1 طهور المتغيرين B و C في المقاطع الأربعة من المجموعة على الهيئة التكاملية  $\overline{C}$  في  $\overline{C}$  .
- $\bar{A}$  في الهيئة التكاملية  $\bar{A}$  في مقطعين على هيئته  $\bar{A}$ ، وعلى الهيئة التكاملية  $\bar{A}$  في المقطعين الآخرين.
- $\overline{D}$  في الهيئة التكاملية  $\overline{D}$  في مقطعين على هيئته  $\overline{D}$ ، وعلى الهيئة التكاملية  $\overline{D}$  في المقطعين الآخرين .

 $(\overline{B}, \overline{C})$  تجميع تلك المدلولات الأدنى أدت إلى مقطع واحد بالمتغيرين الواقعيين  $(\overline{B}, \overline{C})$  و هما الموجودان في كل المقاطع الأربعة.

بالمثل يمكن كتابة المجموعة الثانية كالتالى:

$$\begin{split} m_3 + m_7 + m_{15} + m_{11} &= \overline{A}\,\overline{B}\,CD + \overline{A}\,BCD + ABCD + A\,\overline{B}\,CD \\ &= CD(\overline{A}\,\overline{B} + \overline{A}\,B + AB + A\,\overline{B}\,) \\ &= CD[\overline{A}(\overline{B} + B) + A(B + \overline{B}) \\ &= CD\,\left[\bar{A}\ .\ 1 + A\ .\ 1\ \right] \\ &= CD\,\left(\bar{A}\ + A\right) \\ &= CD\ .\ 1 \\ &= CD \end{split}$$

ونلاحظ في هذه المجموعة مايلي:

- -1 ظهور المتغيرين C و D في المقاطع الأربعة من المجموعة على الهيئة العادية C و D و D
- $\Delta$  في مقطعين على هيئته A، وعلى الهيئة التكاملية  $\bar{A}$  في المقطعين الآخرين.
- $\overline{B}$  ظهور المتغير B في مقطعين على هيئته B، وعلى الهيئة التكاملية  $\overline{B}$  في المقطعين الآخرين.
- 4- تجميع تلك المدلولات الأدنى أدت إلى مقطع واحد بالمتغيرين الواقعيين (CD) وهما الموجودان في كل المقاطع الأربعة.


وفي النهاية يمكن تبسيط K-map لتكون على الصورة:

$$Y = \overline{B} \overline{C} + CD$$
 (5-22)

الفصل الخامس

#### جدول (5-7)

أرقام الخلايا التي تكون مجموعات من 8 خلايا
متجاورة في خريطة K-map ذات 4 متغيرات
0,4,12,8,1,5,13,9
0,4,12,8,2,6,14,10
0,1,3,2,4,5,7,6
0,1,3,2,8,9,11,10
1,5,13,9,3,7,15,11
4,5,7,6,12,13,15,14
12,13,14,15,8,9,11,10
3,7,15,11,2,6,14,10



شكل (11-5) خريطة K-map ذات 4 متغيرات توضح التجميعات من 8 من 1,5 المتجاورة

#### تجميع 2 ، و 4 ، و 8 خلايا من 0,s :

مما سبق تمت مناقشة تجميع 2، و4، و8 خلايا متجاورة من الآحاد 1,5، ويمكن تجميع 2، 4، 8 خلايا من أصفار 0,5 وذلك لعمل مجموعة من 0,5 بدلاً من عمل مجموعات من 1,5 بنفس الأسلوب وذلك كالتالى:

#### تجميع 8 مجموعات من الآحاد 1,5 المتجاورة:

يمكن تكوين مجموعة واحدة من 1,5 لـ 8 خلايا متجاورة، إذا كان تجميع لكل ثلاثة من المتغيرات الواقعية المرتبطة بالمدلولات الأدنى أو الأقصى مختلف عن السبعة تجميعات الأخرى، ويكون المتغير الواقعى الرابع ثابت فى المقاطع السبعة الأخرى، ففى المجموعة المكونة من الصفين الأولين من شكل ( $\overline{C}$ -6- $\overline{O}$ ) نجد أن المتغير الواقعى C يظهر فى الخلايا الثمانية على شكل واحد وهو:  $\overline{C}$ ، بينما يظهر تجميع الثلاثة المتغيرات الواقعية الأخرى A B D فى كل خلية مختلف عن الأخرى فمثلا يظهر التجميع فى الخلية 0 على الشكل  $\overline{A}$   $\overline{B}$  ، وفى الخلية 4 على الشكل مقال  $\overline{A}$   $\overline{B}$  فى الخلية 12 على الشكل  $\overline{A}$   $\overline{B}$  ، وفى الخلية 8 على الشكل  $\overline{A}$   $\overline{B}$  ، وهكذا، ويبين جدول ( $\overline{C}$ -7) كل الإحتمالات الممكنة للمجموعات التى يمكن الحصول عليها من خلايا  $\overline{C}$   $\overline{C}$  الإحتمالات الممكنة المجموعات التى المحتمال واحد فقط المقابل لإدخال 1 فى كل الخلايا الثمانية التى متغيرات، فهناك احتمال واحد فقط المقابل لإدخال 1 فى كل الخلايا الثمانية التى تحتويها الخريطة ويؤول التعبير المبسط إلى العبارة:

#### l = 1

وعامة عند تجميع عدد 8 مقاطع من 1,5 نحصل على مقطع واحد فقط يكون عدد المتغيرات الواقعية في مقاطع عدد المتغيرات الواقعية في مقاطع المعادلة الأصلية، وكما وجدنا في تجميع مجموعتين، أو 4 مجموعات من الآحاد 1,5 نرى أيضا في تجميع 8 مجموعات من الآحاد 1,5 أن المتغيرات الواقعية التي تظهر بنفس الشكل ستظل موجودة، بينما تختفي المتغيرات الواقعية الأخرى المختلفة في المقطع النهائي الناتج.

ففى التمثيل الذى أشرنا إليه فى بداية حديثنا بخصوص الصفين الأوليين من الشكل ( $e^-6-5$ ) نجد أن المقطع النهائى يؤول إلى المتغير الواقعى  $\overline{C}$ ، وبالربط بين جدول ( $e^-6-5$ ) وشكل ( $e^-6-1$ ) نحصل فى الشكل على التعبير المبسط لكل مجموعة مكونة من 8 من الآحاد 1,5 ، فنجد مثلا أن المتغير الواقعى  $\overline{D}$  يعبر عن المجموعة المكونة من الخلايا: ( $e^-6-1$ ) فنجد مثلا أن المتغير الواقعى  $e^-6-1$  يعبر عن المجموعة المكونة من الخلايا: ( $e^-6-1$ ) فنجد مثلا أن المتغير الواقعى  $e^-6-1$ 

1- تجميع عدد 2 خلايا متجاورة من 0,5 يؤدى إلى مقطع واحد بعدد من المتغيرات الواقعية أقل بواحد من عدد المتغيرات الواقعية في خلايا المقطعين الأساسيين، حيث يختفي المتغير الواقعي الذي يظهر مختلفا في المقطعين الأقصى.

- 2- تجميع عدد 4 خلايا متجاورة من 0,s يؤدى إلى مقطع واحد بعدد من المتغيرات الواقعية أقل بإثنين من عدد المتغيرات الواقعية في خلايا المقاطع الأساسية، حيث يختفي المتغيران الواقعيان الذان يظهران مختلفان في المقاطع الأربعة الأساسية.
- 3- تجميع عدد 8 خلايا متجاورة من 0,5 يؤدى إلى مقطع واحد بعدد من المتغيرات الواقعية أقل بـ 3 متغيرات واقعية من عدد المتغيرات الواقعية في خلايا المقاطع الأساسية، حيث تختفي هذه المتغيرات الواقعية الثلاثة التي تختلف في المقاطع الثمانية الأساسية.
- \* وفى النهاية يمكن تطبيق تجميع 16، أو 32، أو 64 من الخلايا المتجاورة من 0,5 ، و 1,5 فى K-maps التى تحتوى على متغيرات أكثر من 4 متغيرات.

#### 5-3-5 إخلَصار الدوال المنطقية معلومية المدلولات الأدني أو الأقصى أو جدول الحقيقة :

#### إختصار الدالة على الشكل SOP:

من الواضح أننا لمسنا المميزات الناتجة من تبسيط التعبيرات المنطقية، وعند توقف تبسيط التعبير المنطقى عند مرحلة ما لايمكن بعدها إجراء أى تبسيط آخر، فعندئذ يتم تنفيذ هذا التعبير المنطقى بأقل عدد من البوابات وأقل عدد من المداخل لهذه البوابات، ويسمى التعبير المنطقى في هذه الحالة بـ "التعبير المختصر" Minimized expression

ولإختصار تعبير على شكل SOP، أو لجدول حقيقة معطى، فلابد من تجهيز خريطة K-map أو لا ثم البحث عن تجميعات من 1,5 على الخريطة حيث يلزم تجميع 1,5 بطريقة تجعلنا في النهاية نحصل على أقل تعبير مبسط بقدر الإمكان، ويمكن تحقيق ذلك باتباع الآتى:

1- التعرف على 1,s التى لايمكن تجميعها مع أى 1,s أخرى ووضعها داخل دائرة.

- 2- التعرف على 1,5 التى يمكن تجميعها مرة واحدة فقط فى مجموعات كل منها
   مكونة من خليتين مع أى 1,5 اخرى ووضعها داخل دائرة.
- 3- التعرف على 1,5 التى يمكن تجميعها مرة واحدة فقط فى مجموعات كل منها مكونة من 4 خلايا مع أى 1,5 اخرى ووضعها داخل دائرة.
- -4 التعرف على 1,5 التى يمكن تجميعها مرة واحدة فقط فى مجموعات كل منها مكونة من 8 خلايا مع أى 1,5 اخرى ووضعها داخل دائرة.
- 5- وبعد التعرف وتكوين بعض أو كل من أنواع هذه المجموعات السابقة وهى ماتسمى المجموعات الأساسية Essential groupes، يتبقى بعض 1,5 التى لم يتم تحديدها داخل دوائر فيمكن تجميعها مع بعضها البعض أو تجميعها مع أى من المجموعات التى تم تحديدها مسبقا.


ويمكن توضيح ذلك من خلال المثالين التاليين.

#### مثال (11-5) :

مطلوب تبسيط الدالة ذات 4 متغيرات التالية باستخدام K-map:

$$f(A,B,C,D) = \sum m(0,1,2,3,5,7,8,9,11,14)$$
 (5-23)


يوضح شكل (5-12) تمثيل للدالة المعطاه، ويمكن تبسيطها بالخطوات التالية:



شكل (12-5) خريطة كارنوف للمعادلة 5-23

#### جدول (5-8)

•				
	ول	الدخ		الخرج ۲
A	В	С	D ·	Υ
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	. 1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0



شكل (13-5) K-map للمثال (12-5)

1- هناك منطق 1 في الخلية 14 لا يمكن إتحادها مع أي خلايا أخرى، لذا يتم وضعه بداخل دائرة، ويكون المقطع الممثل لهذا المنطق 1 هو: ABCD.

نصهيم الدوائر المنطقية النوافقية

2- يلاحظ أنه يوجد العديد من الإحتمالات التي تؤدي إلى تكوين مجموعات من 2 من الخلايا المتجاورة، يتم تجاهلها وقتيا لحين النظر للخطوة التالية.

3- يوجد تكوين مجموعات من 4 خلايا متجاورة عن طريق الخلايا 8 و 11 و 5 أو 7 و 2، و هذه المجموعات:(8,9,0,1)و (5,7,3,1)و (5,7,3,1)،و (2,3,1,0) على التوالي، فيتم تحديد هذه المجموعات، وتكون المقاطع المناظرة لهذه المجموعات: B̄ و B̄ و ĀD و ĀD على التوالي.

\* ومن هنا نجد أنه تم تحديد كل 1,s في K-map، وعلى هذا فتصبح الخطوة الثانية السابقة ليست ذات قيمة، وفي النهاية نحصل على الدالة مبسطة كالتالي:

$$f(A, B, C, D) = ABC\overline{D} + \overline{B}\overline{C} + \overline{B}D + \overline{A}D + \overline{A}\overline{B}$$
 (5-24)

# مثال (12-5) :

من جدول الحقيقة (5-8)، مطلوب تعيين عبارة مبسطة على الشكل SOP.

يبين شكل (5-13 K-map التي تمثل جدول الحقيفة المعطى ، حيث تم تكوين مجموعة من 8 خلايا متجاورة هي : (0,1,3,2,8,9,11,10) ويمثلها المقطع  $\overline{\mathrm{B}}$ ومجموعة من 4 خلايا متجاورة هي : (8,9,12,13) ويمثلها المقطع  $A \, \overline{C}$  ، ومجموعة من خليتين متجاورتين هي: (3,7) ويمثلها المقطع ĀCD ، ومن هنا نجد أنه تم تحديد كل الآحاد 1,s في خريطة K-map المعطاة، وفي النهاية نحصل على العبارة المبسطة كالتالي:

$$Y = \overline{B} + A \overline{C} + \overline{A} CD$$
 (5-25)

#### إختصار الدالة على الشكل POS:


لإختصار تعبير على الشكل POS، أو لجدول حقيقة معطى، يتم كتابة الآحاد 0,5 في الخلايا المناظرة للمدلولات الأقصى في خريطة K-map، ثم إتباع نفس الخطوات المتبعة المستخدمة التي تستخدم عند إختصار تعبير على الشكل SOP، حيث يتم تكوين مجموعات من 0,5 بدلا من مجموعات 1,5، ويمكن توضيح ذلك من خلال حل نفس المثالين السابقين باستخدام الشكل POS.

# مثال (13-5) :

مطلوب إختصار الدالة المنطقية للمعادلة (5-23) باستخدام الشكل POS. المحل :

يمكن كتابة المعادلة (5-25) لتكون على الشكل POS القياسى كالتالى:  $f=(A,B,C,D)=\prod M(4,6,10,12,13,15) \tag{5-26}$ 

ومنه يتم الحصول على K-map المبينة في شكل (5-14)، ويمكن ملاحظة أنه يمكن الحصول على الخريطة من المعادلة (5-23).



شكل (K-map (14-5) للمعادلة (5–26)

وباستخدام خطوات مشابهة لتلك المستخدمة عند استخدام الشكل SOP ونحصل على الدالة المبسطة كالتالى:

$$f = (\overline{A} + B + \overline{D} + D).(\overline{A} + \overline{B} + C).(\overline{A} + \overline{B} + \overline{D}).(A + \overline{B} + D)$$
 (5-27)

وبمقارنة المعادلتين (5-24)، و(5-27)، نجد أن عدد المقاطع في كل منهما مختلف عن الآخر، ولذلك عند تنفيذ كلاهما فإنهما تحتاجان إلى أعداد مختلفة من المكونات المادية، لذا يلزم الحصول على تبسيط الدالة بالشكلين السابقين ثم اختيار التي تحتاج أعداد أقل من المكونات المادية، إلا أنه في حالات بسيطة فإن الإختيار يكون صعباً على المصمم بسبب عدم توافر دوائر تكاملية معينة.

#### مثال (14-5) :


من جدول الحقيقة (5-8) ، مطلوب تعيين عبارة مبسطة على الشكل POS.

#### الحل:

يبين شكل (5-15) K-map التي تمثل جدول الحقيفة المعطى، نحصل على الدالة المبسطة كالتالي:

$$Y = (A + \overline{B} + C).(\overline{A} + \overline{B} + \overline{C})(\overline{B} + \overline{C} + D)$$
 (5-28)

وأيضا نجد أن مقارنة المعادلتين (5-25) و(5-28) يؤكد النتيجة التي تم التوصل إليها في نهاية المثال السابق فيما يخص إختلاف متطلبات المكونات المادية للطريقتين.



شكل (15-5) k-map للجدول (8-5)

باتباع الآتى:

#### الحل:

يتم الحصول على خريطة K-map أو لا كالتالى:

- C=0 و C=0
- C=1 إدخال 1 في الخلية التي بها: A=0 و B=1 و C=1 و D=1 و هي الخلية التي تناظر المقطع الأدنى  $\overline{A}$  B C D (الخلية 7).
- C=0 ها تناظران المدلول A=0 ها وC=0، وهما تناظران المدلول الخليتين التي بها:  $\overline{A}$  B  $\overline{C}$  وهما تناظران المدلول الأدنى  $\overline{A}$  B  $\overline{C}$  (الخليتان 0 ، و 1).
- A=0 الخليتين التي بها: A=0 وA=0 وهما تناظران المدلول المدلول الأدنى  $\overline{A}\,\overline{B}\,\overline{D}$  (الخليتان 0 ، و 2)، ونجد أنه قد تم إدخال 1 في الخلية 0 في الخطوة السابقة.
- C=1 وهما تناظران المدلول A=1، و C=1، وهما تناظران المدلول المدلول A=1. الأدنى  $A\,\overline{B}\,C$  (الخليتان 11 ، و 10).
- $^{-6}$  إدخال 1,s في الخلايا الأربعة التي بها:  $^{-6}$  وهي تناظر المدلول الأدنى  $^{-6}$  ( الخلايا 9، و 8، و 12، 13)، وقد تم إدخال 1 في الخلية 13 من قبل.
- $\overline{B}$  الخال 1,s في الخلايا الثمانية التي بها: 0 = 8، وهي نتاظر المقطع الأدنى (الخلايا 0، و 1، و 3، و 2، 8، و 9، 11، و 10)، وقد تم من قبل إدخال 1 فيها عدا الخلية 3.

وفى النهاية نحصل على K-map كما هو موضح فى شكل (5-16)، ونجد أنه يماثل شكل (5-16)، والذى بناء عليه تصبح الدالة المختصرة مماثلة للمعادلة (5-25)، أى:

# كما علمنا سابقا أنه إذا كانت الدالة على أحد الشكلين القياسيين (SOP) أو (POS) فيتم تجهيز خريطة K-map التي تمثلها ثم إجراء الإختصارات اللازمة، ولكن من

5-3-6 إخنصار الدوال المنطقية الغير محددة بالمدلولات الأدني والأقصى:

الممكن ألا تكون الدالة على هذين الشكلين القياسيين، ففي هذه الحال يتم تحويلها إلى الشكل القياسي باستخدام التقنيات التي تمت دراستها في القسم (2-5) والحصول على K-map على ماشرة على K-map مباشرة


1- إدخال 1,s للمدلو لات الأدنى، و 0,s للمدلو لات الأقصى.


- 2- إدخال زوج من 1,5 أو زوج من 0,5 لكل مقطع يحتوى على عدد من المتغيرات أقل بواحد من العدد الكلى للمتغيرات، بمعنى أن يكون المقطع ممثل بعدد 3 متغيرات، في حين أن عدد متغيرات الدالة 4.
- 3- إدخال عدد 4 من 1,5 أو عدد 4 من 0,5 لخلايا متجاورة لكل مقطع يحتوى على عدد من المتغيرات أقل بإثنين من العدد الكلى للمتغيرات، بمعنى أن يكون المقطع ممثل بمتغيرين، في حين أن عدد متغيرات الدالة 4.
- 4- إدخال عدد 8 من 1,5 أو عدد 8 من 0,5 لخلايا متجاورة لكل مقطع يحتوى على عدد من المتغيرات أقل بثلاثة من العدد الكلى للمتغيرات، بمعنى أن يكون المقطع ممثل بمتغير واحد، في حين أن عدد متغيرات الدالة 4.
- \* وبمجرد الحصول على K-map، يتم إجراء خطوات الإختصار كما سبق تتاولها من قبل، وسوف تساعد الأمثلة التالية في الفهم الاكثر للخطوات السابقة.

# مثال (15-5) :

مطلوب إختصار دالة المتغيرات الأربعة التالية:

 $f(A,B,C,D,) = AB \overline{C}D + \overline{A}BCD + \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}\overline{D} + A\overline{C} + A\overline{B}C + \overline{B}$  (5-29)





شكل (47-5 K-map نلمعادلة (5–30)

وفي النهاية تؤول المعادلة المختصرة إلى الآتي:

$$f(A,B,C,D) = \overline{B}.(\overline{A} + \overline{D}).(\overline{C} + \overline{D})$$
(5-31)

#### 7-3-5 شرط غير مؤثر:

مما سبق كنا نقوم بإدخال الآحاد 1,5 أو الأصفار 0,6 المناظرة للدخول المتغيرة على K-maps وبما يصل بالدالة لتكون مساوية 1 الأصفار أو 0 على التوالي، كما يتم استخدام هذه الخرائط في إختصار الدالة من 1,5 أو 0,5 كما أننا فرضنا 0,5 في الأماكن الخالية في خرائط 1,5 والعكس تم فرض 1,5 في الأماكن الخالية في خرائط 0,5 وفي الحقيقة أن هذا لايكون صحيحا في بعض الأحوال حيث لا يمكن عمل تجميعات معينة لبعض الدخول، وأيضا لا يتم الحصول على الخروج المطلوبة لبعض الدوال، وفي هذه الحالات يترك للمصمم المرونة في فرض 1 أو 0 في الأماكن الخالية، وهذا مايعرف بـ "شرط غير مؤثر" Don't-care condition والذي يمكن تمثيله في الخلية الخالية في الخريطة بالعلامة x، والتي تعنى فرض 1 أو 0 معتمدا على أيهما تؤدي إلى الإختصار الأكثر تبسيطا.

$CD$ $^{AE}$	00	01	11	10	
, <b>00</b>	1	-	1,	1	
01	1		<b>\1</b>	1	
11	1	1		<b>1</b> r	·
10	· 1			1	

شكل (K-map (16-5) للدالة (29-5)

مثال (5-16) :

مطلوب إختصار دالة المتغيرات الأربعة التالية:

$$F(A, B, C, D) = (A + B + \overline{C} + \overline{D}).(\overline{A} + C + \overline{D}).(\overline{A} + B + \overline{C} + \overline{D}).(\overline{B} + C)$$

$$.(\overline{B} + \overline{C}).(A + \overline{B}).(\overline{B} + \overline{D})$$
(5-30)

الحل:

يبين جدول (5-9) خلايا K-map التي يتم إدخال فيها 0,5 المناظرة لكل مقطع، وحتى ولو إشتملت أكثر من خلية على 0، فمن الطبيعي إدخاله مرة واحدة.

جدول (5-9)

المقطع	الخلايا المحتوية على 0,s
$A + B + \overline{C} + \overline{D}$	D=1 ، و C=1 ، و B=0 ، و A=0
$\bar{A}+C+\bar{D}$	D=1 ، و C=0 ، و A=1
$\overline{A} + B + \overline{C} + \overline{D}$	D=1 ، و C=1 ، و B=0 ، و A=1
B+C	، و C=0 ، و B=1
$\overline{B}$ + $\overline{C}$	C=1 ، و B=1
$A + \overline{B}$	B=1 ، و A=0
$\overline{B}$ + $\overline{D}$	D=1 ، و B=1

2- بدلالة المدلولات الأقصى وشروط غير مؤثره، وتصبح الدالة على سبيل المثال كالتالي:

$$f(A, B, C, D) = \Pi M(4, 5, 6, 7, 8, 12).$$
  
  $d(1, 2, 3, 9, 11, 14)$  (5-33)


ويبين شكل (5-18-b) K-map، ويكون التعبير المختصر على الصورة:


$$Y = (\overline{A} + C + D).(A.\overline{B})$$

3- بدلالة جدول الحقيقة، كما في جدول (5-10).

ويبين شكل (c-18-5) ه ويكون التعبير المختصر على الشكل SOP على الصورة:

$$Y - \overline{C}D + C\overline{D}$$





شكل 5-18) خرائط K-map مع شرط عدم الإهتمام

جدول (5-10)

<del></del>				
	ول	الدخ		الخرج ۲
A	В	С	D	Y
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	. 0
0	1	0	0	0
0	1	0	1	1
0	1	1	. 0	1
0	1	1	1	0
1	0	0	0	0
1	0	0 -	1	1
1	0	1	0	Х
1	0	1	1	X
1	1	0	0 -	Х
1	1	0	1	Х
1	1	1	0	Х
1	1	1	1	Χ

الفصل الخامس

المثال كالتالي:

(5-32)

# 4-5 تبسيط K-maps باستخدام بوابات EX-OR و EX-NOR

توجد الكثير من المواقف عند التصميمات المنطقية التي يمكن عندها تبسيط التعبيرات المنطقية بدلالة عمليات CR و EX-NOR و EX-OR و التي تستخدم بتوسع في تصميمات الأنظمة الرقمية ولذا فإنها متاحة على أشكال الدوائر المتكاملة المختلفة، وكما هو معروف في تبسيط SOP أو POS وأحيانا يسمى تبسيط AND-OR، أو OR-AND يتم تجميع 1,5 و 0,5 المتجاورة رأسيا أو أفقيا، أما في تبسيط EX-OR و EX-OR فيتم البحث عن:

1- متجاور ات قطریة Diagonal adjacencies

-2 متجاورات تجاوزية Offset adjacencies

# 5-4-4 أمثلة للمنجاورات القطرية والنجاوزية:

فى هذه الطريق يتم تجميع كل خليتين من 1,5 تربط بينهما علاقة قطرية أو تجاوزية وذلك فى معادلة واحدة، ويتضح ذلك من الأشكال الموضحة فى شكل (5-19).

#### : بمتغيرين K-map -1

من الشكلين (a)، و (b) يكون:

$$F_1 = \overline{A} \overline{B} + AB = \overline{A \oplus B} = A\Theta B$$

$$F_2 = A \overline{B} + \overline{A} B = A \oplus B$$


#### K-map -2 بـ 3 متغيرات:

التجاوز -1 Offset-1 :

$$F_3 = (\overline{A} B + A \overline{B}) \overline{C}$$

$$=(A \oplus B)\overline{C}$$

نصميم الدوائر المنطقية النوافقية



شكل (K-maps (19-5) تبين مجموعات متجاورات قطرية وتجاوزية من خليتى 1,5 التجاوز - Offset-2 2 :

$$F_4 = (\overline{A} \overline{B} + AB)C$$

 $=(\overline{A \oplus B})C$ 

 $=(A\Theta B)C$ 

إساسيان الالكترونيات الرقمية الحديثة الفصل إلخامس  $F_{13} = A \overline{B}(C \oplus D)$ : Diagonal-1 1-القطر  $F_{14} = \overline{A} \overline{B} \overline{C} \overline{D} + \overline{A} B \overline{C} D = \overline{A} \overline{C} (B\Theta D)$ : Diagonal-2 2  $F_{15} = A \overline{C}(B \oplus D)$ : Diagonal-3 3-القطر  $F_{16} = \overline{A} \, \overline{D} (B\Theta C)$ القطر –4 4-Diagonal :  $F_{17} = A \overline{D}(B \oplus C)$ : Diagonal-5 5 القطر  $F_{18} = \overline{B} \, \overline{C} (A\Theta D)$ : Diagonal-6 6- القطر  $F_{19} = B\overline{C}(A \oplus D)$ 

: Diagonal-7 7 القطر  $F_{20} = B \overline{D}(A \oplus C)$ : Diagonal-8 8 القطر  $F_{21} = \overline{B} \, \overline{D} (A\Theta C)$ 

ومما سبق يمكن إيجاد الوسيلة للتعرف على هذه المتجاورات، وأيضا الوسيلة التي يمكن بها الحصول على المقطع المناظر لكل تجميع.

: Diagonal-1 1-اDiagonal  $F_5 = \overline{A} B \overline{C} + \overline{A} \overline{B} C$  $=\overline{A}(B\oplus C)$ : Diagonal-2 2  $F_6 = A \overline{B} \overline{C} + ABC$  $= A(B\ThetaC)$ : Diagonal-3 3  $F_7 = B(A\ThetaC)$ : Diagonal-4 4- القطر  $F_8 = \overline{B}(A \oplus C)$ K-map -3 بـ 4 متغيرات : التجاوز - Offset-1 1  $F_9 = \overline{A} \overline{B} \overline{C} \overline{D} + AB \overline{C} \overline{D} = \overline{C} \overline{D} (A\Theta B)$ التجاوز -2 Offset-2 :  $F_{10} = \overline{C}D(A \oplus B)$ التجاوز -3 3-Offset :  $F_{11} = C \overline{D}(A \oplus B)$ التجاوز -4 4-Offset :  $F_{12} = \overline{A} B (C \oplus D)$ التجاوز -5 Offset-5 : 254


نصميم الدوائر المنطقية النوافقية

الفصل الخامس

# 2-4-5 المنجاورات القطرية والنجاوزية لمجموعات من 1, s


يبين شكل (5-20) متجاورات قطرية وتجاوزية لمجموعات قياسية كل منها مكونة من 2 من 1,5 كما يكتب أسفل الشكل المعادلة المبسطة.

ومنها نلاحظ أنه إذا أمكن تواجد مجموعات قياسية من 1,5 على خريطة K-map على شكل المتجاورات القطرية والتجاوزية، فيمكن تعريفها لتكون على دوال ممثلة بـــ EX-NOR، و EX-NOR، و EX-NOR.



شكل (5-20) متجاورات قطرية وتجاوزية لمجموعات قياسية كل منها مكونة من عدد 2 من 1,5

ويبين شكل (5-21) متجاورات قطرية وتجاوزية لمجموعات قياسية كل منها مكونة من عدد 4 من 1,5، كما يكتب أسفل الشكل المعادلة المبسطة.



شكل (5-21) أمثلة لمتجاورات قطرية وتجاوزية

وعلى الرغم من انه من الممكن كتابة مجموعة من القواعد تساعد على تبسيط خريطة K-map بدلالة عمليات CR و EX-NOR مباشرة، إلا أن هذا يمكن أن يُعقد الأمور بطريقة غير ضرورية، فيتم أولا تبسيط خريطة K-map بالطرق التقليدية باستخدام الطرق القياسية أو التقليدية، ثم إدخال وسيلة المتجاورات القطرية والتجاوزية، وتبسيط التعبير جزئياً باستخدام نظريات بوول وعمليات CX-NOR، وتلك العملية سوف توضح من الأمثلة التالية.

#### مثال (17-5) :

الفصل إلخامس

مطلوب تصميم محول من نظام ثنائى إلى كود جراى Binary-to-Gray code . الحل :


يبين جدول (5-11) جدول الحقيقة للتحويل من النظام الثنائي لكود جراي .

$C - D \cap D$		/E 24h)
$G_2 = B_2 \oplus B_3$		(5-34b)

$$G_1 = B_1 \oplus B_2 \tag{5-34c}$$

$$G_0 = B_0 \oplus B_1 \tag{5-34d}$$

كما يبين شكل (5-23) تنفيذ للدائرة التي تمثل المحول من نظام ثنائي إلى كود جراى Binary-to-Gray code.



شكل (42-5 K-maps للمثال (17-5)


جدول (11-5)

	جراء	فرة	ث	ä	الثنائي	فرة	الش
G₃	G <sub>2</sub>	G <sub>1</sub>	G <sub>0</sub>	B <sub>3</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	1	0	0	1	0
0	0	1	0	0	0	1	1
0	1	1	0	0	1	Ò	0
0	1	1	. 1	0	1	0	1
0	1	0	1	0	1	1	0
0	1	0	0	0	1	1	1
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	1
1	1	1	. 1	1	0	1	0
1	1	1	0	1	0	1	1
1	0	1	0	1	1	0	0
1	0	1	1	1	1	0	1
1	0	0	1	1	1	1	0
1	0	0	0	1	1	1	1

ويتم إنشاء K-map لكل خرج من الخروج الأربعة من كود جراى، أى  $G_0$  و  $G_0$  و يتم إنشاء لله و  $G_0$  و النفس الأسلوب الذى تم إنشاء خريطة K-map لكل الحروف من  $G_0$  و عند در اسة "كاشف القطع السبعة باستخدام شفرة BCD الطبيعية")، فنحصل فى النهاية على الخرائط المبينة فى شكل ( $G_0$ )، كما نحصل على المعادلات المبسطة التالية:


$$G_3 = B_3$$

شكل (4-5) K-maps للمثال (18-5)



شكل (5-25) دائرة محول من نظام جراى إلى كود ثنائي

الفصل الخامس



شكل (5-23) محول من نظام ثنائي إلى كود جراى

# مثال (5-18) :

مطلوب تصميم محول من نظام جراى إلى كود ثنائي Gray-to-Binary code .

#### الحل:

يبين جدول (5-11) جدول الحقيقة للتحويل من نظام جراي إلى شفرة النظام الثنائي ، ويتم تنفيذ نفس خطوات المثال السابق بإنشاء K-map لكل خرج من الخروج الأربعة النظام الثنائي أي: B<sub>0</sub> و B<sub>1</sub> و B<sub>2</sub> و وها، ونحصل على الخرائط المبينة في شكل (5-32)، كما نحصل على المعادلات المبسطة التالية:

$$B_3 = G_3$$
 (5-35a)

$$\mathsf{B}_2 = \mathsf{G}_2 \oplus \mathsf{G}_3 \tag{5-35b}$$

$$B_1 = G_1 \oplus G_2 \oplus G_3 \tag{5-35c}$$

$$B_0 = G_0 \oplus G_1 \oplus G_2 \oplus G_3 \tag{5-35d}$$

كما يبين شكل (5-24) تتفيذ للدائرة التي تمثل المحول من نظام جراى إلى كود ثنائی Gray-to-Binary code

نصميم الدوائر المنطقية النوافقية

#### مثال (5-19) :

مطلوب تبسيط التعبير المنطقى التالى:

 $F(A, B, C, D, E) = \sum m(0.5, 6.8, 9.10, 11.16, 20.24, 20.24, 2$ 


26,27,29,31) (5-36)

الحل:

يوضح شكل (5-28) K-map للمعادلة (5-37)، كما يكون التعبير المبسط على الصورة:

$$F = \overline{A} \overline{B} C \overline{D} E + \overline{A} \overline{B} C D \overline{E} + A \overline{B} \overline{D} \overline{E} + \overline{C} \overline{D} \overline{E} + ABE + B \overline{C}$$
 (5-37)

ويمكن تحقيق المعادلة (5-37) باستخدام تشكيل NAND-NAND، وسنترك ذلك للدارس.



شكل (4-37 K-map للمعادلة (5-37)

مثال (5-20) :

مطلوب تبسيط التعبير المنطقي التالي:

#### K-maps 5–5 لـ 5 ، و 6 متغيرات :

يبين الشكلين (5-26) و (5-27) خرائط K-maps فيما يخص 5 و6 متغيرات على الترتيب، ونجد أن خرائط الخمسة متغيرات عبارة عن خريطتين كل منها لـ 4 متغيرات تعتمد كل منها على الأخرى، بينما في خرائط الستة متغيرات نجد أنها عبارة عن 4 خرائط كل منها لـ 4 متغيرات.

ويمكن تخيل عمليات الترابط بين المتغيرات المتجاورة داخل الخريطة الواحدة بطريقة عادية، والتي يمكن توضيحها من خلال الأمثلة التالية.

DE BC	00	A = 01	0 11	10	DE	00	А 01	= 1 11	10
00	0	4	12	8	00	16	20	28	24
01	1	5	13	9	01	17	21	29	25
11	3	7	15	11	11	19	23	31	27
10	2	6	14	10	10	18	22	30	26

شكل (K-map (26-5 لــ 5 تغيرات

, ×	1	(	0						1			<u> </u>
B	EF	00	01	11	10		EF	00	01	11	10	
-	00	0	4	12	8		00	32	36	44	40	
0	01	1	5	13	9	ĺ	01	33	37	45	41	
Ū	11	3	7	15	11		11	35	39	47	43	
	10	2	6	14	10		10	34	38	46	42	
	$\begin{bmatrix} -cD \end{bmatrix}$											
	EF	00	01	11	10		EF CL	00	01	11	10	
	00	16	20	28	24		00	48	52	60	56	
	01	17	21	29	25		01	49	53	61	57	
1	. 11	19	23	31	27		11	51	55	63	59	
	10	18	22	30	26		10	50	54	62	58	
,	<u>'</u> '					' 	!					

شكل (K-map (27-5 كـ 6 تغيرات

5-6 تطبيقات لتصميم بعض الدوائر:

5-6-1 الدوائر الحسابية:

#### 1- نصف الجامع Half-adder :

هى دائرة منطقية تستخدم لإضافة عددين بنظام الأعداد الثنائى كل منهما مكون من بت واحدة ، أى لجمع: 0+0، أو 1+0، أو 0+1، أو 1+1، ويبين جدول (5–12) جدول الحقيقة هذه العملية .

جدول (5-12)

ل	الدخو	الخروج				
A	В	S	С			
0	0	0	0			
0	1	1	0			
1	0	1	0			
1	1	0	1			


حيث يمثل A، و B الدخول، كما يمثل الخرج بالمجموع Sum ويرمز له بالرمز S، والمحمول Carry ويرمز له بالرمز C.

ومن جدول الحقيقة نحصل على ما يعبر عن كل من المجموع S، ومحمول C كالآتى:

$$S = \overline{A} B + \overline{AB} = A \oplus B$$
 (5-40a)

C = AB (5-40b)

ويوضح شكل (5-30) تنفيذ نصف جامع باستخدام بوابتين .



شكل (5-30) تنفيذ نصف جامع

 $F(A, B, C, D, E, F) = \sum m(0,5,7,8,9,12,13,23,24,25,$ 

28,29,37,40,42,44,46,55,56,57,60,61)


(5-38) : الحل

يوضح شكل (5-29) K-map للمعادلة (5-38)، كما يكون التعبير المبسط على الصورة:


 $F = \overline{A} \overline{B} \overline{C} \overline{D} \overline{E} \overline{F} + \overline{A} \overline{B} \overline{C} \overline{D} F + \overline{B} \overline{C} \overline{D} \overline{E} F + \overline{B} \overline{C} \overline{D} \overline{C} \overline{D} \overline{E} F + \overline{B} \overline{C} \overline{D} \overline{C} \overline{D} \overline{E} F + \overline{B} \overline{C} \overline{D} \overline$ 

$$\overrightarrow{AB} \overrightarrow{CF} + \overrightarrow{A} \overrightarrow{CE} + \overrightarrow{BCE}$$
 (5-39)

ويمكن تحقيق المعادلة (5-39) باستخدام تشكيل NAND-NAND، وسنترك ذلك للدارس.




شكل (K-map (29-5) للمعادلة (5-38)



شكل (31-5) K-maps للخرجين مى الأكار الله شكل

كما يبين شكل (5-32) تحقيق الخرجين بواسطة بوابات NAND-NAND.



MAND-NAND بواسطة بوابات  $C_n$  ، و  $S_n$  بواسطة بوابات

#### 3- نصف طارح Half-subtractor :

الفصل الخامس

هي دائرة منطقية تستخدم لطرح عددين ثنائيين A و B كل منهما مكون من بت واحدة، ويبين جدول (5-14) جدول الحقيقة لهذه العملية والتي يمثل فيها الخرج بكل من: الفرق Difference ويرمز له بالرمز D والإستعارة Borrow ويرمز له بالرمز C.

#### 2- الجامع التام Full-adder:

كما عرفنا في نصف جامع أن هناك دخلين فقط، والايوجد هناك أي إحتياط لإضافة أي محمول Carry من الدرجة الأقل Lower order إلى الدرجة الأعلى، وعلى هذا يتم إضافة دخل ثالث، وتصبح الدائرة بدخول An وBn و C n-1، حيث: Bn و Bn الدرجة n من البتات للدخلين A و B على التوالي، أما الدخل C<sub>n-1</sub> فهو محمول متولد عند إضافة بتات من الدرجة السابقة (n-1)، وتسمى هذه الدائرة بــ "الجامع التام"، ويمثل جدول (5-13) جدول الحقيقة لهذه الدائرة.

جدول (5-13)

	الدخول		وج	الذر
An	B <sub>n</sub>	C <sub>n-1</sub>	S <sub>n</sub>	C <sub>n</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1 .	0	1
1	1	0	0	1
1	1	1	1	1

ويبين شكل (5-31) K-maps للخرجين  $S_n$  و  $S_n$  أما المعادلات المختصرة فهي معطاه في المعادلة (5-35).

$$S_{n} = \overline{A}_{n} B_{n} C_{n-1} + \overline{A}_{n} \overline{B}_{n} C_{n-1} + A_{n} \overline{B}_{n} \overline{C}_{n-1} + A_{n} B_{n} C_{n-1}$$
 (5-41-a)


$$C_n = A_n B_n + B_n C_{n-1} + A_n C_{n-1}$$
 (5-41-b)

وتكون K-map للخرج  $D_n$  مشابه تماما لـــ K-map للخرج للخرج وتكون وبالتالى تكون دائرة تحقيقها مماثلة، وكما هو موضح في شكل (a-32-5)، أما -K map للخرج رم فهي ممثلة في شكل (a-34-5) وتحقيق هذا الخرج من خلال الداثرة الممثلة في شكل (b-34-5)، أما المعادلة المختصرة فهي معطاه في المعادلة .(43-5)

$$C_n = \bar{A}_n B_n + \bar{A}_n C_{n-1} + B_n C_{n-1}$$
 (5-43)

جدول (5-15)

		الدخول		الخروج			
	An	B <sub>n</sub>	C <sub>n-1</sub>	D <sub>n</sub>	$C_n$		
1	0	0	0	0	0		
	0	0	1	1	1		
ı	0	1	0 .	1	1		
ı	σ	1	1	0	1		
İ	1	0	0	1	0		
ı	1	0	1	0	0		
	1	1	0	0	0		
ı	1	1	1	1	1		



شكل (K-map (34-5) وتحقيق الخرج

نصميم الدوائر المنطقية النوافقية الفصل الخامس

ومن جدول الحقيقة نحصل على ما يعبر عن كل من الفرق D والإستعارة C كالآتى:


جدول (5-14)

ن	الدخو	وج	الخر
A	В	D	С
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

$$D = \overline{A}B + A \overline{B} = A \oplus B$$

$$C = \overline{A}B$$
(5-42b)

ويوضح شكل (5-33) تنفيذ نصف طارح باستخدام البوابات .




شكل (5-33) تنفيذ طارح نصفى

#### 4- الطارح التام Full-subtractor :

كما في الجامع التام فنحن في إحتياج لدائرة طارح تام لتنفيذ عمليات الطرح المتعددة والتي من خلالها يمكن اللجوء إلى إستعارة بت من الدرجة الإعلى، وعلى  $B_n$  والمطروح  $A_n$  والمطروح هذا تحتوى هذه الدائرة على دخول ثلاثة: المطروح منه والمستعار من الخطوة السابقة  $C_{n-1}$ ، وعلى خرجين: الفرق  $D_n$  والمستعار  $C_n$ ، ويمثل جدول (5-15) جدول الحقيقة لهذه الدائرة.

# 3-6-5 وحدة العرض السباعية:

في كثير من تطبيقات الأنظمة الرقمية كما في الآلات الحاسبة الرقمية والساعات الرقمية نجد الشاشة الرقمية المكونة من سبعة قطع مضيئة، والتي تُظهر الأعداد العشرية من 0 إلى 9، ويسمى هذا الجهاز "كاشف القطع السبعة باستخدام شفرة BCD الطبيعية" BCD-to-7-segment decoder، وهنا يتم تغيير البيانات من شفرة الكود التي تعبر عن العدد بالنظام الرقمي إلى الشفرة الأخرى المطلوبة لعرض العدد نفسه على الشاشة بالنظام العشرى، وعادة تستخدم شفرة BCD الطبيعية، ويبين شكل (a-35-5) الأجزاء الواجب إضاءتها والمناظرة لكل عدد عشرى، بينما يبين شكل (c-35-5) مخطط تمثيل نظام الشاشة .



شكل (5-35) وحدة العرض السباعية

ويبين جدول (5-16) جدول الحقيقة لهذا الكاشف، حيث تمثل المتغيرات A و B ويبين جدول (5-16) جدول الحقيقة لهذا الكاشف، حيث تمثل المتغيرات C و C و D الشفرة BCD الطبيعية للأعداد من D إلى 9، فمثلا العدد العشرى 5 تكون شفرة BCD له هى: (0.01) ومطلوب تمثيلة بالقطع: b, e تكون مضاءة (أى تكون (0,5)، بينما القطع: b, e تكون مظلمة (أى تكون (0,5))، بينما الطريقة، وفى النهاية نحصل على جدول (5-16).

ويتم إنشاء K-map لكل الحروف من a إلى g والموضحة فى شكل (5-36) ويتم إدخال رمز شرط عدم الإهتمام X فى الأماكن الخالية من K-maps ، ونحصل فى النهاية على التعبيرات المختصرة لكل حرف على حدة كالتالى:

جدول (5-16)

العدد العشرى المعروض على		ول	الدخ					خرو	11		
الشاشة	A	В	C	D	а	b	. с	d	С	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	Ó	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	0	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	. 0	0	1	1	1	1	1	1	1
9:	1	0	0	1	1	1	1	0	0	1	1



$$b = \overline{B} + \overline{C}\overline{D} + CD \tag{5-45}$$


$$c = B + \overline{C} + D = \overline{B}C\overline{D}$$
 (5-46)

$$d = \overline{B}\overline{D} + C\overline{D} + \overline{B}C + B\overline{C}D$$
 (5-47)

$$e = \overline{B}\overline{D} + C\overline{D}$$
 (5-48)

$$f = A + \overline{C}\overline{D} + B\overline{C} + B\overline{D}$$
 (5-49)


$$G = A + B\overline{C} + \overline{B}C + C\overline{D}$$
 (5-50)



شكل (5-37) التحقيق للمعادلات من (5-44) إلى (5-50) ببوابات NAND

# 5-7 تصميم المنطق التوافقي باستخدام الدوائر المتكاملة ذات النطاق المتوسط MSI :

فى الأقسام السابقة تمت مناقشة بعض الطرق التقايدية المستخدمة فى تصميم الدوائر التوافقية، والتى شملت تبسيط التعبيرات المنطقية وتنفيذها باستخدام البوابات، وبمساعدة هذه الطرق تم دمج بعض الوظائف المعقدة والتى أدت إلى مايعرف بالدوائر المتكاملة ذات النطاق المتوسط MSI والتى أصبحت متاحة على شكل دائرة متكاملة، وأصبحت هناك منظومة جذابة من الأجهزة مثل المجمعات Parity، والموزعات Demultiplexers المولدات/المراقبات المساوية



شكل (36-5) K-map لجدول الحقيقة (5-15)

كما بين شكل (5-37) التحقيق ببوبات NAND.


شكل (5-38) مخطط وظيفي لمجمع رقمي

$$Y = \overline{S_1} \overline{S_0} I_0 + \overline{S_1} \overline{S_0} I_1 + S_1 \overline{S_0} I_2 + S_1 S_0 I_3$$
 (5-51)

جدول (5-17)

لمختارة	الدخول المختارة	
$S_1$	S <sub>2</sub>	Y
0	0	$I_0$
0	1	$I_1$
. 1	0	I <sub>2</sub>
1	1	$I_3$

ويمكن تنفيذ المعادلة (5-51) باستخدام بوابات NAND ، والموضح في شكل (5-39).



شكل (5-39) مجمع رقمى 4:1 بدخل تمكن باستخدام بوابات NAND

generators/checkers، كاشفات الأولوية priority encoders، المشفرات Encoders، المقارنات Comparators، الجامعات Adders ....إلخ.

وسوف نتناول بعد قليل بعضاً من هذه الدوائر المتكاملة المركبة وتطبيقاتها في مجال تصميم الأنظمة التوافقية، حيث يقلل استخدام هذه الأجهزة من أعداد الدوائر المتكاملة المستخدمة في تصميم نظام ما، ومما يؤدى بالتالي إلى التقليل من تكلفة النظام، كما يؤدى استخدامها إلى تبسيط النظام الرقمي بدرجة كبيرة وإلى اعتماديتة أيضا وذلك بإختصار عدد التمديدات الخارجية ، فيجب على المصمم – بناء على هذا – أن يكون على دراية كبيرة بهذه الدوائر، للوصول إلى الاستخدام الأفيد والأمثل لها.

# 5-8 الجمعات واستخداماتها في تصميم المنطق المختلط:

#### : Multiplexer الطجمع 1-8-5

المجمع هو دائرة توافقية خاصة، وهو يعد واحد من من أكثر الدوائر القياسية استخداما في الأنظمة الرقمية ، والمجمع (والذي يسمى أيضا منتقى البيانات Data استخداما في الأنظمة الرقمية ، والمجمع (والذي يسمى أيضا منتقى البيانات selector) هو دائرة تمرر أو تختار خرج واحد من بين عدة دخول، ويتم التحكم في الدخل الذي يتم اختياره عن طريق مجموعة من دخول اختيارية Select inputs ويبين شكل (5–38) المخطط الوظيفي لمجمع له خطوط مداخل عددها n وخط مخرج واحد، ويتم اختيار خرج واحد من عدد من الدخول n عن طريق دخول اختيار n عن المختيار حيث: n المختيار على الشفرة الرقمية المطبقة على دخول الاختيار يمكن اختيار دخل واحد من الدخول n العديدة ونقلها إلى قناة خرج واحدة، وعادة يستخدم دخل n ويسمى بدخل التمكين Enable أو Strobe والذي يكون أداؤه مؤثرا عندما يكون منخفضا LOW.

ويبين جدول (5-17) جدول الحقيقة لمجمع (1:4) مع دخل تمكن G منخفض LOW، ويتم التعبير عن الخرج Y بالعلاقة:

#### الحل:

نظرا لوجود 4 متغيرات، يتم استخدام مجمع بــ 4 مداخل مختارة، ويبين شكل (5-40) دائرة مجمع 1:11 لتنفيذ التعبير عاليه والذي يحتاج حزمة واحدة من دائرة متكاملة.

# مثال (22-5) :


مطلوب تنفيذ الدالة المنطقية لجدول الحقيقة (5-19) .

#### الك :

هناك طريقتين للحل.

#### \* الطريقة الأولى:

كمثل التى أتبعت فى حل المثال (5–21)، باستخدام دائرة مجمع 16:1 حيث يتم توصيل المداخل: 2 و 4 و 6 و 7 و 10 و 11 و 12 و 15 بالمنطق 1، بينما توصل المداخل: 0 و 1 و 3 و 5 و 8 و 13 و 14 بالمنطق 0.



شكل (5-40) تنفيذ التعبير المنطقى للمثال (6-1)

# 5-8-5 نَصِمِيم منطق نُوافقي باسنُخدام المجمعات:

يمكن استخدام وظيفة المجمع الذى تمت مناقشته بطريقة مناسبة كعنصر منطقى عند تصميم الدوائر التوافقية، وتتوافر العديد من الدوائر التكاملية القياسية للمجمعات من أنواع: 2:1، و 4:1، و 16:1، وكما يتبين ذلك جدول (5-18).

جدول (5-18)

الخرج	الوصف	رقم الشريحة
مثل الدخل	4 مجمع كل منها 2:1	74157
عكس الدخل	4 مجمع كل منها 2:1	74158
مثل الدخل	2 مجمع كل منها 4:1	74153
عكس الدخل	2 مجمع كل منها 4:1	74352
خرج تکاملی	مجمع 8:1	74151A
عكس الدخل	مجمع 8:1	74152
عكس الدخل	مجمع 16:1	74150

واستخدام المجمعات يحقق الكثير من المزايا، منها عدم الحاجة إلى تبسيط التعبيرات المنطقية وتقليل عدد حزم الدوائر المتكاملة بالإضافة إلى تبسيط تصميم المنطق.

و لاستخدام المجمع كعنصر منطقى ، فلابد أن يتاح جدول الحقيقة أو واحد من الأشكال القياسية للتعبير المنطقى ، ويمكن توضيح خطوات التصمم كالآتى :

1- تحديد العدد العشرى المناظر لكل مدلول أدنى في التعبير المنطقي مع توصيل خطوط المداخل المناظرة لهذه الأعداد لمستوى المنطق 1 .

2- توصيل المداخل الأخرى لمستوى المنطق 0 .

-3 Selected inputs يتم توصيل المداخل للمداخل المختارة

والخطوات السابقة يمكن توضحيها بالأمثلة التالية .

#### مثال (21-5) :

مطلوب تتفيذ التعبير المنطقى التالى باستخدام مجمع .

 $f(A, B, C, D) = \sum m(0, 2, 3, 6, 8, 9, 12, 14)$ 

#### \* الطريقة الثانية:

باستخدام دائرة مجمع 8:1 بدلا من استخدام دائرة مجمع 16:1. ولهذا الغرض تم عمل تجزيئة لجدول الحقيقة كما هو مبين بالخطوط العرضية، ويتم توصيل الدخول: A و B و D بدخول الإختيار:  $S_1$  و  $S_2$  و  $S_3$  على الترتيب، ومن جدول الحقيقة نلاحظ العلاقة بين الدخل D والخرج Y في كل مجموعة مكونة من صفين، ونجد أن هناك 4 إحتمالات للخرج Y وهي: 0 و 1 و  $\overline{D}$  و هذا مايظهر في جدول (20-5).

جدول (5-19)


	الدخول			الخرج ۲
Α	В	C	D	<b>Y</b> '
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1 .
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

وبالنظر إلى الخرج Y من هذا الجدول لكل مجموعة من المتغيرات A، و B، و C، يمكن تنفيذ التوصيل المطلوب كما في شكل (5–41).

كما يمكن الحصول على نفس الطريقة الثانية وذلك بتبسيط التعبير المنطقى المعطى.

#### جدول (5-20)

	الدخول		الخرج
Α	В	<b>C</b> ,	Υ
0	0	0	0
0	0	1	$\overline{\mathbf{D}}$
0	1	0	$\overline{\mathbf{D}}$
0	1	1	1
1	0	0	D
1	0	1	1
1	1	0	$\overline{\mathbf{D}}$
1	. 1	1	D



شكل (4-5) تنفيذ جدول حقيقة لـ 4 متغيرات باستخدام دائرة مجمع 8:1

# 3-8-5 شجرة المجمعات:


حيث أن المجمعات 16:1 هي الأعلى والمتاحة للمجمعات على شكل دائرة متكاملة، فلابد من وجود الإحتياط الذي يقابل إحتياجات مداخل أكثر، وهذا يمكن تحقيقه باستخدام الطريقتين الموضحتين في شكلي (5–42) و (43-5)، والتي أيضا يمكن تعميمهما للوصول إلى إجهزة تعدادية بعدد مداخل n بدون أية صعوبات.

# 5-9 الموزعات واستخداماتها في تصميم المنطق التوافقي :

# : Demultiplexer **Ejabl** 1-9-5


يؤدى الموزع Demultiplexer عكس مايؤديه المجمع ، حيث يقبل مدخل واحد ويقوم بتوزيعه على واحد من عدة مخارج، وكما يتبين في المخطط الوظيفي في شكل (5-44)، وحيث تحدد شفرة دخل الإختيار إلى أي خرج ستتوجه بيانات الدخل.

وإذا كان n هي عدد المخارج، و m هي عدد مداخل الإختيار، فيكون:  $n=2^m$ 




شكل (5-44) المخطط الوظيفي للموزع

ويمكن إستخدام هذه الدائرة ككاشف من نظام أعداد ثنائى إلى نظام أعداد عشرى Binary-to-decimal decoder وذلك بإدخال العدد الثنائى على مداخل الإختيار فيظهر العدد العشرى المكافئ على خط الخرج المكافئ، كما يتم توصيل خط بيانات الدخل بمستوى منطقى 1.



شكل (42-5) مجمع 1:32 باستخدام مجمعين 1:16 وبوابة OR



شكل (5-43) مجمع 2:1 باستخدام مجمعين 1:61 ومجمع 2:1

ويمكن تحقيق المخطط السابق بجهاز باستخدام البوابات (وهذا متروك كتدريب للدارس)، إلا أن هذا الجهاز متاح كدائرة متكاملة كإحدى الدوائر المتكاملة المتوسطة النطاق ، وتستخدم عند تصميم الدوائر التوافقية.

ويبين جدول (5-21) الدوائر المتكاملة لكواشف من أنواع: (2 خط إلى 4 خط، و 3 خط الى 8 خط، و 4 خط إلى 16 خط).

جدول (21-5)

الخرج	الوصف	رقم الشريحة
عكس الدخل	2 جهاز كل منها 1:4 (كاشف 2 خط: 4 خط)	74139
1 ٢ عكس الدخل	2 جهاز كل منها 1:4 (كاشف 2 خط: 4 خط)	74155
2 Y مثل الدخل	2 جهاز كل منها 1:4 (كاشف 2 خط: 4 خط)	74156
عكس الدخل	1 جهاز كل منها 1:8 (كاشف 3 خط: 8 خط)	74138
مثل الدخل	1 جهاز كل منها 1:16 (كاشف 4 خط: 16 خط)	74154
مثل الدخل	1 جهاز كل منها 1:16 (كاشف 4 خط: 16 خط)	74159

#### مثال (5-23) :

مطلوب تصميم دائرة من النوع التوافقي متعددة المخارج الآتية باستخدام كاشف 4 خط: 16 خط.

 $F_1 = \sum m(1, 2, 4, 7, 8, 11, 12, 13)$ 


 $F_2 = \sum m(2,3,9,11)$ 

 $F_3 = \sum m (10, 12, 13, 14)$ 

 $F_4 = \sum m(2,4,8)$ 

الحل:

يبين شكل (5-45) تنفيذ الدائرة المطلوبة .

يتم تطبيق دخول 4 بت ABCD على نهايات الدخل المختارة  $S_2$  و  $S_3$  و  $S_1$  و  $S_2$  و  $S_3$  و تحقق المقاطع الأدنى : 13 , 12 , 11 , 12 , 1 الخرج  $S_3$  المطلوب ، وبناء على ذلك يتم توصيل بوابة NAND كما هو موضح ، بالمثل يتم توصيل بوابات  $S_3$  و  $S_4$  



شكل (5-45) تنفيذ للدائرة المطلوبة للمثال (6-23)

# 5-9-5 شجرة الكاشف:


حيث أن الكاشف 4 خط: 16 خط هى الأعلى والمتاحة على شكل دائرة متكاملة، فلابد من وجود الإحتياط الذى يقابل إحتياجات مداخل أكثر والذى يمكن تحقيقه باستخدام الطريقتين الموضحتين فى شكل (5-46) الذى يوضح كاشف 5 خط: 32 خط، وشكل (5-47) الذى يوضح كاشف 6 خط: 256 خط، والتى أيضا يمكن تعميمهما للوصول إلى كواشف بدخول m خط: n خط بدون أى صعوبات.

إلا أنه إذا أريد التعرف على شفرات قليلة ذات عدد كبير، فيمكن إستخدام الدائرة المبينة في شكل (5-48)، وللإيضاح إذا أريد كشف العدد 00011111، يتم تطبيق البتات ذات التأثير الأكبر MSB على الدخول A B C D، بينما يتم تطبيق البتات


ذات التأثير الأصغر LSB على الدخول EFGH، ونجد أن الخرج يتجه ليكون منخفضاً عندما تكون بتات التأثير الأعلى 0001 وتكون بتات التأثير الأدنى 1111، وكما هو موضح في شكل (5-48).



شكل (5-46) كاشف 5 خط: 32 خط باستخدام 2 كاشف 4 خط: 16 خط



شكل (5-47) كاشف 6 خط: 256 خط باستخدام عدد من الكواشف 4 خط: 16 خط




شكل (6-48) مثال لكاشف لأحد التكوينات

# 5-10 الجامع واستخدامه كطارح:

فى القسم (5-6) تم التطرق إلي كل من نصف الجامع والجامع التام ونصف الطارح والطارح التام والتى تتعامل مع عددين كل منهما مكون من 1 بت، ويمكن باستخدام تلك الدوائر تصميم جامع وطارح لأعداد ثنائية تحتوى كل منها على عدد n بتات، ويمكن أداء كلتا العمليتين (الجمع والطرح) باستخدام دوائر النوع الجامع حيث يمكن استخدام الدوائر الجامعة كدوائر طارحة (حيث أن مسألة الطرح يمكن تحويلها لمسألة جمع باستخدام تمثيل مكمل الواحد، ومكمل الإثنين للأعداد السالبة)، ومن هنا وصلت أهمية الجوامع كواحدة من أهم الدوائر القياسية المتاحة على شكل الدوائر المتكاملة المتوسطة النطاق MSI.

وتتكون دائرة هذا الجامع (الذى يقوم بجمع أعداد ثنائية تحتوى كل منها على n بت) من عدد n من دوائر الجامع الكلى حيث تقبل فى الدخل عددين كلاهما مكون من n بت ، وينتج عدد مكون (n + 1) بت كخارج جمع ، ويبين شكل (a-49-5) جامع يستخدم عدد من الجوامع الكلية لجمع عددين ثنائيين كلاهما مكون من n بت

يمكن زيادة المجال لجمع أعداد ثنائية تحتوى على أكثر من 4 بت، فيمكن بعدد 2 جامع كل منهما من نوع 4 بت للحصول على جامع من نوع 8 بت كما هو مبين في شكل (5-5)، وعامة وبطريقة مشابهه يمكن الحصول على جامع من نوع  $\pi$  بت.



شكل (5-50) جامع من نوع 8 بت من جامعي 4 بت

# 5-10-2 عملية الطرخ باستخدام الجامع:

وكما تمت مناقشته فى الفصل الثانى، فإن عملية الطرح يمكن إجراؤها كعملية جمع متى تم إستخدام تمثيل مكمل الواحد، ومكمل الإثنين فى تمثيل الأعداد السالبة.

# 5-11 العمليات الحسابية بشفرة BCD :

فى الغالب تستخدم الشفرة BCD فى تمثيل الأعداد العشرية كما هو الحال فى حاسب الجيب ، ومن هنا يلزم تنفيذ إجراء عمليتى الجمع والطرح بشفرة BCD .

#### :BCD Ewb 1-11-5


يمكن إستخدام الدائرة التكاملية 7483 لتنفيذ جمع الأعداد بنظام BCD، وفيها إذا كان المجموع أو الخرج غير محقق بنظام BCD أو إذا تولد محمول  $C_3$ ، ففي هذه

ً الفصل الحامس أعلمته النوافقية النو

 $A_{0}$  البت  $A_$ 

ويمكن استخدام نصف جامع فقط (بدلاً من FAO) جامع تام عند إضافة  $A_0$ ، و  $B_0$  انهاية يمكننا القول أن دخل الجامع هما العددين  $B_0$  و كلاهما مكون من  $B_0$  بت ، ويكون الخرج أو مجموعهما:  $B_0$  S<sub>1</sub> S<sub>0</sub> S<sub>1</sub> S<sub>0</sub> ...  $B_{n-1}$  S<sub>n-2</sub> ...  $B_{n-2}$  ...

وتتوفر دوائر متكاملة لجمع 2 بت 4 بت، ويؤدى إنتقال المحمول Carry مستوى بت ذى تأثير أصغر LSB إلى مستوى بت ذى تأثير أكبر MSB إلى الإقلال من سرعة التشغيل للجامع والتى تقدر بالزمن المطلوب لإنهاء عملية نقل المحمول. والتصنيع الحديث للجوامع يتيح تقنية بإسراع عملية توليد المحمول والتى تعرف بالمحمول المتقدم للأمام Look-ahead carry، هذه التقنية تستبق بت المحمول مقدما عند كل مرحلة من مراحل الجمع قبل حدوث عملية الجمع.



شكل (5-49) جامع كلى لجمع عددين كلاهما مكون من n بت

العدد 0111 هو مكمل التسعة للعدد 0010، ويبين المثال التالي كيفية إجراء عملية الطرح بشفرة BCD باستخدام مكمل التسعة.

# مثال (5-24) :

مطلوب القيام بعمليات الطرح التالية:

أ- طرح 5 من 9.

ب- طرح 1 من 8.

ج- طرح 8 من 4.

الحل:

1001 مكمل التسعة للعدد 5 (+)01001101 غير منطقى أضف 6 0110 1 0011 بإضافة المحمول الدائر الأخير

**End Around Carry EAC** 


+4 0100

نصهيم الدوائر المنطقية النوافقية

الحالة يضاف العدد العشرى 6 (أو الثنائي 0110) للمجموع وذلك للحصول على النتيجة الصحيحة.

ويبين شكل (5-51) جامع BCD برقم واحد.

الفصل الخامس




شكل (51-5) جامع BCD برقم واحد

كما يمكن عمل تتالى لهذه الجوامع لإضافة أعداد اطول وذلك بتوصيل المحمول الخارج من مرحلة ما إلى الداخل للمرحلة التالية.

### :BCD 2-11-5

عند الطرح في شفرة BCD، يتم تحويل العدد المطروح إلى مكمل التسعة 9'complement ثم إضافته إلى المطروح منه، ويتم الحصول على مكمل التسعة لعدد \* يمكن الحصول على مكمل التسعة لأى عدد بإضافة 1010 إلى مكمل الواحد للعدد، فمثلا مكمل التسعة للعدد 4 هو العدد 5، ويمكن الحصول عليه أيضا أو لا بحساب مكمل الواحد للعدد 4 (0100) ويكون: (1011)، وبإضافة (1010) إليه يصبح الناتج: (1010)، ويبين شكل (5-52) دائرة مكمل التسعة باستخدام جامع 4 بت وبوابات CEX-OR.



شكل (5-52) دائرة مكمل التسعة باستخدام جامع 4 بت ويوابات EX-OR

كما يبين شكل (5-53) طارح BCD لعدد واحد باستخدام دائرة مكمل التسعة للشكل (5-52).

ونلاحظ أن العمليات الحسابية التي يتم إجراؤها بشفرة BCD تكون أكثر تعقيدا من مثيلتها التي يتم إجراؤها بالشفرة الثنائية المباشرة، ولهذا نجد أنها تحتاج لمكونات مادية أكثر والتي تؤدى إلى تقليل السرعة، كما أن عدد البتات المستخدمة في هذه الشفرة لتمثيل العدد تكون أكثر، لذا فعادة لا تستخدم هذه الشفرة في

الدوائر المنطقية النوافقية	لصهيم		الفصل الخامس
8	= 1000		<u>-</u> پ
-1	= (+) 1000	مكمل التسعة للعدد 1	•
	10000	غير منطقى	
أضف 6	0110		
	1 0110		
		بإضافة الناقل الدائر الأخير	•
	1	End Around Carry EAC	
	0111	+7	
4	0100		ج-
-8	(+) 0001	مكمل التسعة للعدد 8	<u> </u>
	0101		

ويكون مكمل التسعة للعدد 0101 هو 4.


وعلى هذا تكون الإجابة: 4-

\* ومن المثال عالية نستنتج مايلى:

1- إذا كان مجموع كل من المطروح منه والمطروح غير منطقى بشفرة BCD كما في المثال (6-4-أ)، أو تولد ناقل 1 من بت التأثير الأعلى MSB كما في المثال (6-4-ب) فيتم إضافة العدد (6-4-1) أو العدد (6-4-1) وأيضا إضافة الناقل الدائر الأخير إلى المجموع.

# 5-12 وحدة الحساب والمنطق:

وحدة الحساب والمنطق Arithmetic Logic Unit ALU من الدوائر التوافقية المفضلة والواسعة الإستخدام ذات المقدرة على أداء العمليات الحسابية وكذا المنطقية، وتعد هذه الوحدة هي القلب لأي معالج دقيق، ويبين شكل (5-54) المخطط الوظيفي لوحدة 74181 ALU، والتي تحتوى على مايكافئ لعدد 75 بوابة على شريحة سيليكون مفردة، حيث يمكنها أداء عدد مذهل من الوظائف الحسابية والمنطقية .



شكل (5-54) المخطط الوظيفي لوحدة 74181 ALU

حبث:

: مداخل بیانات ثنائیة بـ 4-بت . B ، و B

: مخرج بيانات ثنائية بـ 4-بت .

 $\overline{C_n}$ : دخل محمول ( منخفض فعال Active-low ).

: خرج محمول ( منخفض فعال Active-low ).


فهو يبين إشارة الخرج في عمليات الطرح، فالمنطق 0 يبين إجابة موجبة، بينما يبين المنطق 1 إجابة سالبة، ومعبرا عنها على شكل تكامل الإثنين.

> : والمنطق 1 على هذا الخط يبين أن: A = B. A = B

نصميم الدوائر المنطقية النوافقية

الفصل الخامس

الحاسبات، إلا أن هذه الشفرة تستخدم في الآلات الحاسبة الرقمية لأن البيانات الداخلة من لوحة المفاتيح، وكذلك الخارجة على شاشة الخرج تكون بيانات عشرية.



شكل (53-53) ) طارح BCD لعدد واحد

نصهيم الدوائر المنطقية النوافقية

\* توضح هذه العلامة أن كل بت يلزم إزاحته للموضع الأعلى.

ويتم توصيل الدائرة بالتتالي بتوصيل خرج المحمول Carry-out من مرحلة، إلى دخل المحمول Carry-in للمرحلة التالية.

# مثال (5-25) :

باستخدام دوائر 74181 مطلوب تصميم جامع/طارح بـ 8-بت، وبين كيفية عمله عند:

 $A = 29 \cdot A = 97 - 1$ 

ب- A = 24 و B = 58.

#### الحل:

لتصميم جامع/طارح بـ 8-بت تستخدم دائرتي 74181 بالتتالي، وفيها يتم تطبيق بتات التأثير الأدنى لكل من A، و B على المدخلين A، و B لدائرة التأثير الأقل، بينما يتم تطبيق بتات التأثير الأعلى من A، وB على المدخلين A، وB لدائرة التأثير الأعلى، كما يتم توصيل خرج المحمول Carry-out من دائرة التأثير الأقل، إلى دخل المحمول Carry-in لدائرة التأثير الأعلى، وفي النهاية نحصل على خرج بـ 8-بت متاح على المخارج F، أما دخلى الإختيار لكلتا الدائرتين فيتم توصيلها

ومن الجدول (5-22) تتم عملية الجمع عند: 0 = M، و 1001 = S، بينما تتم عملية الطرح عند: M=0، و M=0، و لا ننسى توصيل محمول الدخل  $C_n$  لدائرة التأثير الأدنى بالمنطق 1 لعمليات الجمع، وتوصيله بالمنطق 0 لعمليات الطرح.

A = 97 = 01100001

B = 29 = 00011101

A = 24 = 00011000

B = 58 = 00111010

: خرج محمول متولد Carry generate output:

: خرج محمول منتشر Carry propagate output.

حيث يستخدم كلا الخرجين G و P عند إستخدام عدد من دوائر 74181 منتالية مع دائرة 74182 (Look-ahead Carry-generator circuit) والتي تجعل العملية الحسابية

دخل إختيــــار S: ويستخدم لإختيار أي العمليات مطلوب أداؤها.

M = 1 تحكم نوع العمل M: ويكون M = 0 للعمليات الحسابية ، بينما يكون للعمليات المنطقية.

وجدول (5-22) التالي، يبين الوظائف المختلفة التي تؤديها وحدة الحساب

جدول (5-22)


			Active high data	
Line	Selection	M = 1	M = 0; Arithme	tic operations
	S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub>	Logic Functions	$\overline{C}_n = 1$ (no carry)	$\overline{C}_n = 0$ (with carry)
0	0.0000	$F = \overline{A}$	F = A	F = A PLUS 1
1	0001	$F = \overline{A + B}$	F = A + B	F = (A + B) PLUS 1
2	0010	$F = \overline{A} \cdot B$	F = A + B	$F = (A + \overline{B})$ PLUS 1
3	0011	F = 0	F = MINUS 1 (2's COMPL)	
4	0100	$F = \overline{AB}$	$F = A PLUS A \overline{B}$	$F = A$ PLUS $A\overline{B}$ PLUS 1
5	0101	$F = \overline{B}$	$F = (A + B) \text{ PLUS}$ $A\overline{B}$	$F = (A + B) \text{ PLUS } A \overline{B}$ PLUS 1
6	0110	$F = A \oplus B$	F = A MINUS $B$ MINUS 1	F = A MINUS $B$
7	0.111	$F = A \overline{B}$	$F = A\overline{B}$ MINUS 1	$F = A\overline{B}$
8	1000	$F = \overline{A} + B$	F = A PLUS $AB$	F = A PLUS $AB$ PLUS 1
9	1001	$F = \overline{A \oplus B}$		F = A PLUS B PLUS 1
10	1010	F = B	$F = (A + \overline{B})$ PLUS $AB$	
11	1011	F = AB	F = AB MINUS 1	F = AB
12	1100	F = 1	F = A PLUS $A*$	F = A PLUS $A$ PLUS $A$
13	1101	$F = A + \overline{B}$	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1
14	1110	F = A + B	$F = (A + \overline{B})$ PLUS A	$F = (A + \overline{B})$ PLUS A PLUS 1
15	1111	F = A	F = A MINUS 1	F = A

الفصل الخامس

	حالة	الدخول		ALU	ثير الأدنى	دائرة التأ			ALU	ير الأعلى	دائرة التأث		Γ_,	
الجزء	التحكم	المختار		الدخول		لخروج	<u>!</u>		الدخول		الخروج		الفرج	ملاحظات
	M	S <sub>3</sub> S <sub>2</sub> S <sub>1</sub> S <sub>0</sub>	$A_L$	$\mathbf{B}_{\mathbf{L}}$	Čn	$S_L$	$\overline{C}_{n\text{+4}}$	A <sub>H</sub>	B <sub>H</sub>	С̈́п	S <sub>H</sub>	$\bar{C}_{n+4}$		
i	0	. 1001	0001	1101	ı	1110	1	0110	0001	I.	0111	1	01111110	(126)10
	. 0	0110	0001	1101	0	0100	1	0110	0001	1	0100	. 0	01000100	(68)10
ب	0	· 1001	0101	1010	1	0010	0	0001	0011	0	0101	l	01010010	(82)10
	0	0110	0101	1010	0	1110	1	0001	0011	1	1101	1	1101110	-(34) 10

## 5-13 المقارنات الرقمية:

فى القسم (1-5) تم التطرق إلى أسس مقارنة الإشارات الرقمية، ويمكن تصميم المقارنات Comparators لمقارنة أعداد ذات بتات عديدة ، ويبين شكل (5-55) المخطط الوظيفى العام لمقارن n بت، فهو يستقبل دخول لعددين  $A \in B$  كل منهما مكون من  $A \in B$  الخروج:  $A \in B$  و  $A \in B$  و  $A \in B$  و إعتماداً على قيمتى العددين النسبية، نحصل على أحد هذه الخروج عاليا HIGH.



شكل (5-55) المخطط الوظيفي العام لمقارن n بت


جدول (5-24) جدول الحقيقة لمقارن لعددين يتكون كل منهما من 2 بت.	ويبين
جدول (5–24)	

	ىل	الدخو			الخروج	
A <sub>1</sub>	A <sub>0</sub>	B <sub>1</sub>	B <sub>o</sub>	A > B	A = B	A < B
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	. 0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0 .	0	1	1	0	0
1	0	1	0	0	1 .	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

### 5-14 مولدات التطابق:

غالبا يكون من الضرورى نقل شريط من المعلومات على شكل بتات من حاسب لآخر، أومن جهاز حاسب إلى بنك معلومات - خاجى، مما قد يؤدى إلى فقدان بعض من البتات، وبما يسبب من مشاكل ربما تكون مفجعة كما يحدث عند التعاملات المالية بالفيزا كارت مثلا، وهنا تكون بيتة التطابق Parity bit طريق هام لإكتشاف معظم الأخطاء عند نقل بيانات الحاسب من نقطة لأخرى، وواحد من أنظمة التطابق البسيطة تعمل كالتالى:

نصهيم الدوائر المنطقية النوافقية



شكل (5-5) المخطط الوظيفي لمولد التطابق/الفاحص 74180

# 5-15 محولات الشيفرة:

علمنا مما سبق أن هناك الكثير من الشفر ات الثنائية Binary codes المستخدمة في الأنظمة الرقمية، فمنها الشفرة الثنائية المباشرة Straight Binary Code، الشفرة BCD الطبيعية، شفرة Excess-3، شفرة Gray، الشفرة الثمانية، الشفرة السداسية عشرة. إلخ.

وغالبا مايكون هناك إحتياج لتحويل أحدى هذه الشفرات إلى أخرى، فمثلا يمكن أن يكون الدخل لنظام رقمي ما بشفرة BCD، كما يمكن أن يكون الخرج بنظام إضاءات القطع السبعة 7-segment LEDs، ويكون للنظام الرقمي المقدرة على معالجة البيانات بالتشكيل الثنائي المباشر Straight binary format، فلهذا يلزم تحويل البيانات الداخلة إليه من شفرة BCD إلى الشفرة الثنائية المباشرة Straight Binary Code.

كما أن الخرج بشفرة BCD لابد أن يتحول إلى إلى شفرة القطع السبعة قبل إظهار بيانات الخرج.

كما أن الشفرات الثمانية والسداسية عشرة تستخدم بتوسع في المعالجات الدقيقة والحاسبات الرقمية في مداخلها ومخارجها، ولهذا نشأ مايعُرف بمحولات الشفرة Code converters والتي صممت باستخدام البوابات ، والمجمعات/الكواشف، إلا أنه

4-بت بـ "النيبل" Nibble، وتقوم دائرة مولد التطابق Parity generator circuit بمر اقبة كل كلمة وإضافة بت 0 إذا كان عدد الأحاد 1,5 زوجي، وإضافة بت 1 إذا كان عدد الآحاد 1,5 فردى، وينتج من ذلك كلمات مكونة من عدد زوجي من الآحاد 1,5 ولهذا يسمى النظام التطابق الزوجي Even parity، فإذا كانت النيبل 1001 فيكون بت التطابق المضاف هو 0، ويصبح النيبل مضافا إليه بت التطابق 10010، بينما إذا كانت النيبل 0001 فيكون بت التطابق المضاف هو 1، ويصبح النيبل مضافا إليه بت التطابق 00011. كما يوجد أيضا التطابق الفردي parity Odd وهي إضافة بت 1 إذا كان عدد الأحاد 1,5 زوجي، وإضافة 0 إذا كان عدد الأحاد 1,5 فردي وينتج من ذلك كلمات مكونة من عدد فردي من الآحاد 1,5، فإذا كانت النيبل 1010 فيكون بت التطابق المضاف هو 1، ويصبح النيبل بعد إضافة بت التطابق إليه: 10101، بينما إذا كانت النيبل 1101 فيكون بت التطابق المضاف هو 0، ويصبح النيبل مضافا إليه بت التطابق 11010.

ونظر الأستخداماتها الواسعة، فقد صممت دائرة مولد التطابق Parity generator checkers/ بــ 8-بت ومتاحة على شريحة من نوع نطاق متوسط MSI وتأخذ الرقم .74180

ويبين شكل (5-56) المخطط الوظيفي للدائرة التكاملية لمولد التطابق 74180 وفيه يوجد 8 مداخل تطابق Parity inputs تأخذ الحروف من A إلى H، بالإضافة إلى مدخلين تتاليين Cascading inputs، أما المخارج فهما Σ EVEN :2 و وΣΟDD ويبين جدول (5-25) الجدول الوظيفي للدائرة.

جدول (5-25)

دخول المساوية	الدخول	تتالى	الخروج		
من A إلى H	EVEN	ODD	Σ EVEN	ΣODD	
EVEN	1	0	1	0	
ODD	1	0	0	1	
EVEN	0	1	0	1	
ODD	0	1	1	0	
X	1	1	0	0	
Х	0	0	1	1	

# 5-16 كواشف أجهزة العرض:

# 5-16-1 كاشف النحويل من BCD إلى العشرى:

فى كثير من الأنظمة الرقمية، يفضل رؤية الخرج على التشكيل العشرى بما يمكن عرضها على مبينات ضوئية LEDs أو إستخدامها لتشغيل بعض اللواقط.

ومن الدوائر التكاملية المتاحة والمستخدمة ككواشف تحويل من BCD إلى العشرى:

7441، و 7442، و 74445، و 74145، و 74145، و 74445.

## 5-16-5 كاشف النحويل من BCD إلى القطع السبعة:


ويعتبر مبين القطع السبعة من أفضل أجهزة العرض المستخدمة في الأنظمة الرقمية ولعرض البيانات باستخدام هذا المبين، فلابد أن تتحول هذه البيانات من نظام شفرة الحل الله فلابد أن تتحول هذه البيانات من فظام شفرة القطع السبعة، وتتكون دائرة الكاشف من 4 خطوط دخل للبيانات على الشكل BCD، و7 خطوط خرج من a إلى g موصلة مباشرة لقطع الشاشة السبعة من a إلى g على الترتيب.

أصبح من المتاح حاليا بعض الدوائر المتكاملة من ذات النطاق المتوسط MSI والتى يمكنها أداء عمل هذه المحولات وهى ذات فائدة كبيرة جدا عند تصميم الأنظمة الرقمية، كما سيتم تناوله الآن.

### 5-15-1 النحويل من BCD الى ثنائى:

الفصل الخامس

يبين شكل (5-57) المخطط الوظيفي للدائرة التكاملية 74184 للتحول من BCD إلى ثنائي.



شكل (5-57) المخطط الوظيفي للدائرة التكاملية 74184 كما يبين جدول (5-26) جدول الحقيقة.

جدول (5-26)

كلمات				•	٠ ر	الدخول				وج	الخر
BCD		E	D	С	B A	. G	Y <sub>5</sub> '	Y <sub>4</sub> Y	3	Y <sub>2.</sub> Y	
0-1	0	0	0	0	0	. 0	0	0	0	0	0
2-3	. 0	0	0	0	1	0	0	0	0	0	1
4-5	0	0	0	1	0	0	0	0	0	1	0
6-7	0	0	0	1	1	0	0	0	0	1	1
8-9	0	0	1	0	0	0	0	0	1	0	0
10-11	- 0	1	0	0	1	0	0	0	1	0	1
12-13	0	1	0	0	0	0	0	0	1	1	0
14-15	0	1	0	1	1	0	0	0	1	1	1

#### تدريبات

# تدریب (5–1) :

يتم التحكم في إضاءة سلم أحد العمارات من خلال مفتاحين، أحدهما أعلى العمارة والآخر أسفلها، ومطلوب:

أ- إنشاء جدول الحقيقة لهذا النظام .

ب- كتابة المعادلات المنطقية على الشكل SOP.

ج- تحقيق الدائرة باستخدام بوابات AND-OR.

د- تحقيق الدائرة باستخدام بوابات NAND فقط.

### تدریب (5–2) :

للمعادلة المنطقية الأتية:

 $f = ABC + B\overline{C}D + \overline{A}BC$ 

#### مطلوب:

أ- إنشاء جدول الحقيقة.

ب- تبسيط المعادلة باستخدام K-map.

ج- تحقيق الدائرة باستخدام بوابات NAND فقط.

### تدریب (5–3) :

من جدول الحقيقة المعطى في جدول (5-27) مطلوب:

كتابة المعادلات المنطقية لكل من الخرجين  $f_1$  و  $f_2$  على الشكل POS.

ب- استخدام K-map للإختصار وللحصول على التعبيرات المختصرة.

ج- تحقيق المعادلات باستخدام بو ابات OR-AND.

د- تحقيق المعادلات باستخدام بو ابات NOR فقط.

### \* وفى نهاية الفصل يمكننا القول:

بأنه تمت مناقشة الطرق التقايدية للتصميم المنطقى مثل تقنيات جبر بوول، وخرائط K-maps، حيث يمكن التعبير عن التعبيرات المنطقية بالشكلين SOP أو POS القياسيين، ثم تبسيط التعبير باستخدام خرائط K-maps، وهذا يؤدى عند تصميم النظام الرقمى إلى توفير الكثير من المكونات المادية من حيث عدد البوابات المطلوبة وكذلك عدد نهايات الدخول.

وتستخدم خرائط K-maps بسهولة حتى 4 متغيرات، وفى حقيقة الأمر فإن كثيراً من الدوال الرقمية المعقدة متاحة مباشرة على شكل دوائر تكاملية قائمة بذاتها، ومما يقلل من إعتمادنا على عمليات التبسيط، كما توجد بوابات Gates محددة تستخدم لمواءمة أجهزة MSI، وأجهزة LSI.

وبالإضافة إلى إختصار الدوال المنطقية بغرض تنفيذها باستخدام بوابات NAND أو NOR، فإنه تم مناقشة تقنيات تبسيط أخرى تمكن من تصميم الدوائر باستخدام بوابات EX-OR ، أو EX-NOR، وحيث تكون بوابات ST-OR بوابات شائعة الاستخدام، كما تم توضيح عدد كبير من الأمثلة التى تخص التصميم لتوضيح خطوات التصميم التي تمت دراستها.

كما تمت مناقشة بعض من الدوائر التكاملية الشائعة للمنطق التوافقي.

ه- مقارنة حزمة الدائرة المتكاملة المكونة لكل من الجزئين السابقين.

جدول (5-27)

	ل	الدخو		وج	الذر
Α Ι	в С	*		f <sub>1</sub>	f <sub>2</sub>
0	0	0	0	1	0
0	0	0	1	0	0
1	0	0	0	0	1
1	1	0	0	0	1
1	1	1	0	1	1
1	1	1	1	1	1
0	1	1	1	0	0
0	0	1	1	0	0
0	0	1	0	1	. 0
0	1	0	0	0	1
0	1	0	1	1	1
0	1	1	. 0	0	0
1	0	0	1	1	0
1	0	1	0	0	1
1	0	1	1	1	0
1	1	0	1	0	0

### تدریب (5-4) :

أ- مطلوب تحقيق المعادلة (5-24) باستخدام بوابات NAND فقط.

ب- مطلوب تحقيق المعادلة (5-27) باستخدام بو ابات NOR فقط.

ج- مقارنة حزمة الدائرة المتكاملة المكونة لكل من الجزئين السابقين، يتم الرجوع إلى جدول (1-10).

# تدریب (5–5) :

أ- مطلوب تحقيق المعادلة (5-25) باستخدام أقل عدد من حزم الدائرة المتكاملة من البوابات NAND.

ب- مطلوب تحقيق المعادلة (5-28) باستخدام أقل عدد من حزم الدائرة المتكاملة من البوابات NOR.

ج- مقارنة حزمة الدائرة المتكاملة المكونة لكل من الجزئين السابقين.

### تدریب (5-6) :

حقق المعادلة (5-31) مستخدما أقل عدد من شرائح بوابات NOR.

### تدریب (5–7) :

أ- مطلوب إنشاء K-map للدالة التالبة:

$$F = AB + A\overline{C} + C + AD + A\overline{B}C + ABC$$

ب- عبر عن الدالة بالشكل SOP القياسي.

ج- إختصر الدالة الحاصل عليها من الجزء السابق، وحقق التعبير المختصر باستخدام بوابات NAND فقط.

### تدریب (5–8) :

إختصر الدوال التالية، ثم حققها باستخدام أقل عدد من البوابات:

$$f_1 = \sum m(0,3,5,6,9,10,12,15)$$

$$f_2 = \sum m (0, 1, 2, 3, 11, 12, 14, 15)$$

### تدریب (5-9) :

مطلوب تصميم محول من شفرة BCD إلى شفرة Excess-3 باستخدام أقل عدد من بوابات NAND.

# تدریب (5-10) :

مطلوب تصميم محول من شفرة Excess-3 إلى شفرة BCD باستخدام أقل عدد من بوابات NAND .

تدریب (11-5) :

مطلوب إختصار التعبيرات التالية باستخدام K-maps والتنفيذ باستخدام بوابات NOR فقط.

—ĺ

 $f_1$  (A, B, C, D) =  $\Pi$  M ( 1 , 2 , 3 , 5 , 6 , 7 , 9 , 10 , 11 , 13 , 14 , 15 )

 $f_2(A, B, C, D) = \Pi M(1, 4, 6, 9, 10, 11, 14, 15)$ 

ج-

 $f_3$  (A, B, C, D) =  $\Pi$  M ( 2 , 7 , 8 , 9 , 10 , 12 )

تدريب (12-5) :

مطلوب إختصار التعبيرات التالية باستخدام K-maps والتنفيذ باستخدام بوابات NOR فقط.

 $f_{1}(A,B,C,D,E) = \sum m (8,9,10,11,13,15,16,18,21$  24,25,26,27,30,31)

ب

 $f_2(A,B,C,D,E) = \prod M (6, 9, 11, 13, 14, 17, 20, 25, 28, 29, 30)$ 

تدريب (5–13) :

مطلوب تتفيذ الدالة المنطقية لجدول الحقيقة (5-10) مستخدما أقل عدد من بوابات NAND.

أ- مفترضا 0,s في كل أماكن غير المؤثرة Don't-care.

ب- مفترضا 0، أو 1 في مكان غير المؤثر Don't-care، والذي يؤدى في النهاية للحصول على أبسط تعبير.

306

تدریب (14-5) :

مطلوب إختصار الدوال المنطقية التالية، والتنفيذ باستخدام بوابات NOR أو NAND.

**\_**ĺ

 $f_1(A,B,C,D) = \Sigma \; m \; (1 \; , \; 3 \; , \; 5 \; , \; 8 \; , \; 9 \; , \; 11 \; , \; 15 \; ) \; + \; d \; (2 \; , \; 13)$ 

\_\_\_

 $f_2(A,B,C,D) = \prod M (1,2,3,8,9,10,11,14).d(7,15)$ 

تدریب (5–15) :

مطلوب تنفيذ التعبيرات التالية باستخدام بوابات EX-OR و EX-NOR:

\_ĺ

 $F_1 = \overline{A} B \overline{C} \overline{D} + A \overline{B} \overline{C} \overline{D} + \overline{A} \overline{B} \overline{C} D + A B \overline{C} D$ 

\_ر

 $F_2 = \overline{A} B \overline{C} + \overline{A} \overline{B} C + A \overline{C} D + A \overline{C} D + A \overline{C} \overline{D}$ 

ج-

 $F_3 = AB\overline{C}\overline{D} + A\overline{B}\overline{C}D + \overline{A}\overline{B}CD + \overline{A}BC\overline{D}$ 

تدریب (5–16) :

مطلوب تبسيط الدوال المنطقية التالية، والتنفيذ باستخدام بوابات NOR، أو NAND

 $f_1(A,B,C,D,E,F) = \sum m (6,9,13,18,19,25,27,29,41,45,57,61)$ 

 $f_2(A,B,C,D,E,F) = \prod M (4,5,6,7,8,12,13,16,17,18,19,21,22,25,25,32,35,37,38,39,40)$ 

307



- **க்ஷக்** 1-6
- 2-6 القلابات
- 8-6 القالانة إنصال المشال Edge-trigger F.F.S. قطاطال
  - 4-6 نطبيقات القلابات
    - 6-5 المسيالة
  - 9-9 मिराराण प्राप्ता क्षा क्षेत्र क्षेत्राच्या विज्ञान
    - 8-7 المحادات المنزامنة

نصميم الدوائر المنطقية النوافقية

الفصل الخامس

# تدریب (5–17) :

مطلوب تحقيق دالة المنطق الخاصة بجدول (5-18) باستخدام:

أ- الدائرة التكاملية 74150 .

ب- الدائرة التكاملية 74152 .

# تدریب (5–18) :


مطلوب تصميم موزع 32:1 باستخدام دائرتين تكامليتين لموزع 16:1.

#### 6-1 مقدمة:

ناقشنا في الفصل السابق تحليل وتصميم بعض الدوائر الرقمية التوافقية والتي تمثل جزءاً من الأنظمة الرقمية، إلا أن هناك شكلاً آخراً من الدوائر الرقمية وهي الدوائر التتابعية Sequential circuits، وعلى الرغم من إسمها إلا أنها تعتمد إلى حد بعيد في تصميمها على الدوائر التوافقية والتي تمت مناقشتها مسبقا.

وتوجد الكثير من التطبيقات والتى يتطلب فيها أن تتولد الخروج الرقمية بحسب النتابع الذى تصل فيه إشارات الدخل، وهذه المتطلبات لايمكن تحقيقها باستخدام دوائر المنطق التوافقية، فهذه التطبيقات تحتاج لخروج متولدة لاتعتمد فقط على ظروف الدخول الماضية، ويتم ببساطة التزود بظروف الدخول الماضية بعمل تغذية عكسية من خرج الدائرة إلى دخلها.

ويبين شكل (6-1) مخطط وظيفى لدائرة تتابعية، وهى تتكون من دوائر توافقية والتى تستقبل إشارات رقمية من مداخل خارجية External inputs وأيضاً من مخارج عناصر ذاكرة Memory elements، وتقوم بتوليد إشارات إلى مخارج خارجية تعرف بالمؤثرات Exitation إلى مداخل عناصر ذاكرة.



شكل (6-1) مخطط وظيفي لدائرة تتابعية

ويعد عنصر الذاكرة كعنصر وسيط يمكنه تخزين أو حجز معلومة ثنائية مكونة من بت واحد (1 أو 0) لحين الضرورة، وبعد ذلك يمكن أن تتبدل هذه المعلومة

المُخزنة بمعلومة جديدة، ويتم تغيير محتويات عنصر الذاكرة بواسطة خروج الدائرة التوافقية المتصلة بدخل هذا العنصر.

وتقوم الدائرة التوافقية بأداء عمليات محددة، منها تحديد أى من الإشارات الرقمية التى يتم تخزينها فى عناصر ذاكرة، أما العمليات الأخرى فيتم تأديتها فى المداخل الخارجية ومخارج الذاكرة لتوليد المخارج الخارجية ومخارج الذاكرة لتوليد المخارج الخارجية على المداخل الخارجية ومخارج الذاكرة المخارج ة ومخارج الخارجية ومخارج الذاكرة المخارج الخارجية ومخارج الذاكرة المخارج الخارجية ومخارج الخارجية ومخارج الذاكرة المخارج الخارجية ومخارج الذاكرة المخارج الخارجية ومخارج الذاكرة المخارج الخارجية ومخارج الخارجية ومخارج الذاكرة المخارج المخارج الخارجية ومخارج الذاكرة المخارج الخارجية ومخارج الخارج الخارجية ومخارج الخارج الخارجية ومخارج الخارج الخار

والعملية السابقة توضح إعتماد المخارج الخارجية للدائرة التتابعية على كل من المداخل الخارجية وكذا المحتويات الحالية لعناصر الذاكرة (والتي تعزى إلى الحالة الحالية Present state لعناصر الذاكرة)، كما تعتمد المحتويات الجديدة لعناصر الذاكرة (والتي تعزى إلى الحالة المستقبلية Next state) على المداخل الخارجية وعلى الحالة الحالية ، ومن هنا نجد أن خرج الدائرة التتابعية دالة في كل من التتابع الزمني للدخول والحالات الداخلية.

وتنقسم الدوائر النتابعية إلى فئتين رئيسيتين ومعتمدة على توقيت الإشارات:


#### 1- الدوائر التتابعية الغير متزامنة Asynchronous :

وفيها يعتمد مسلكها على التتابع الذى تتغير فيه إشارات الدخل، فتتأثر الخروج متى تغيرت الدخول، وتعتبر أجهزة تأخير الوقت Time delay devices من أكثر عناصر الذاكرة الشائعة الإستخدام والتى تندرج تحت هذا النوع من الدوائر، والتى تعتبر كدوائر توافقية بتغذية عكسية.

### 2- الدوائر التتابعية المتزامنة Synchronous :

وفيها يتم تعريف مسلكها من التعرف على إشارتها عند أزمنة لحظية محددة، وهنا تتأثر عناصر الذاكرة فقط عند أزمنة لحظية محددة.

ويتحقق التزامن بجهاز مؤقت Timing device يعرف بــ"نظام الساعة" System والذى يقوم بتوليد قطار دورى من نبضات ساعة Clock pulses، كما هو مبين في شكل (2-6) ، فتتأثر الخروج فقط بتطبيق نبضة ساعة.



شكل (6-2) قطار نبضات

وحيث أن تصميم الدوائر الغير متزامنة صعب، فإن إستخداماتها محددة نوعا ما، في حين إكتسبت الدوائر المتزامنة الهيمنة والأفضلية، والتي تسمى أيضا بالدوائر الموقته التتابعية" Clocked-sequential circuits.


#### : FLIP-FLOPs القلابات

تعتبر القلابات FLIP-FLOPs هي أكثر عناصر الذاكرة إستخداماً، ولديها القدرة على تخزين معلومات ثنائية Binary information .

# 1-2-6 خلية النَّخزين ذات البت الواحد 1-bit memory cell خلية النَّخزين ذات البت الواحد

فكما ذكرنا أن القلاب Flip-flop هو الدائرة الأساسية لدوائر الذاكرة الرقمية، وله حالتان متزنتان هما: الحالة 1 والحالة 0، ويمكن الحصول عليه باستخدام بوابات NAND ، أو NOR ،

ولعمل دائرة F.F ، نبدأ من الدائرة الأساسية المبينة في شكل (6-3).



شكل (6-3) عاكسين متقابلين يمثلان عنصر ذاكرة

- \* وفي الحقيقة لايوجد أي طريق لإدخال المعلومات الرقمية المطلوب تخزينها في هذه الدائرة، كما أنه عند قفل الدائرة لايمكن التنبؤ بما سيكون عليه الخرج Q،
- \* وإذا إستبدلنا العاكسين ، G2 و G2 ببوابتي NAND كل منهما بدخلين، فيمكن إستخدام الطرف الآخر لكل بوابة لإدخال المعلومات الرقمية المطلوبة، ويبين شكل (6- $G_3$  الدائرة المعدلة التي تحقق ذلك، مع العلم بأنه قد تمت إضافة البوابتين (4 و G<sub>4</sub> لأسباب ستتضح من المناقشة التالية.

أولا: عند: R = S = 0:

ستصبح الدائرة مثل دائرة الشكل (6-3) .

ثانیا : عند : S = 1 ، و R = 0 :

سيصبح الخرج:  $G_3 = 0$ ، والخرج:  $G_4 = 1$  (وهنا نجد أن أحد دخول البوابة  $G_4$ مساويا: ٥، فمن المؤكد أن خرجها سيكون مساويا: 1)، وهو في الوقت نفسه تغذية عكسية للبوابة G2، فبالتالي سيكون دخلاً البوابة G2 مساويان:1، وبذلك يكون خرجه:

0، ومن هنا نجد أن عند هذا الفرض يصبح Q مساويا: 1 كما يكون  $\overline{Q}$ مساويا: 0.

ثالثا: عند: S = 0 ، و R = 1 :

بالمثل وكما في المناقشة السابقة، يصبح Q مساويا: 0، كما يكون  $\overline{Q}$  مساويا:

\* ومما سبق نرى أن الفرض الأول (S = 1) و الذي يجعل Q = 1يعزى إلى حالة الإمساك Set state، بينما الفرض الثاني (S=0) و الذي يجعل Q = 0، يعزى إلى حالة التحرير Reset state أو مايسمي بـ "الحالة النقية" Clear state، وهذا الذي يعطينا معانى إدخال البت في الممسكة.

وتتكون هذه الدائرة من عاكسين G<sub>1</sub> و G<sub>2</sub> (وكلاهما بوابة NAND تعمل كعاكس نوصيل خرج العاكس  $G_1$  بدخل العاكس نوصيل خرج العاكس نوصيل ، (Inverter  $(A_1)$   $G_1$  بدخل العاكس  $G_2$ 

لصهيم المنطق الثنابعي


 $G_2$  وهو يمثل في الوقت نفسه الدخل Q = 1 هو: Q = 1 وهو يمثل في الوقت نفسه الدخل  $G_1$  فعلى ذلك يصبح الخرج  $\overline{Q}=0$  وهو يمثل في الوقت نفسه الدخل (A2 =1) ( $A_1 = 0$ )، ومنه يصبح الخرج  $G_1$  هو: 1، وهذا ما يؤكد فرضنا، أي أنه عندما  $\bar{Q} = 0$  فإن: Q = 1

> وبنفس الطريقة يمكن التوصل إلى انه إذا كان: Q = Q، فإن: Q = Q. ومن المناقشة السابقة نلاحظ مايلي:

> > $\overline{Q}$  و  $\overline{Q}$  متكاملان.

الفصل السادس

- State "1 إنزان، حيث تعرف أو لاهما والتي فيها: Q = 1 بـ "حالة ا" -2 1 (أو الحالة إمساك Set state)، بينما تعرف الثانية والتي فيها: Q = 0 بـ "حالة 0" state 0 (أو الحالة تحرير Reset state).
- 3- إذا استمرت الدائرة التي في الحالة 1 محتفظة بهذه الحالة، أو إذا إستمرت محتفظة بالحالة 0 ، فتعزى هذه الخاصية للدائرة بـ "الذاكرة" Memory، أي أن الدائرة لديها المقدرة على الإحتفاظ بمعلومة تنائية عبارة عن 1 بت.



شكل (6-4) خلية ذاكرة مزودة بإمكانية إدخال بيانات


والآن نرى ماذا يحدث عندما تتغير حالة الدخل من الحالة (S=R=0)، و S=R=0)، إلى الحالة (S=R=0)، أو من الحالة (S=R=0) و S=R=0) الى الحالة (S=R=0)، فهنا سيظل الخرج ثابتاً غير متغير، وهذا يبين الفرق الأساسى بين دائرة توافقية، ودائرة تتابعية على الرغم من أن الدائرة التتابعية تتكون من دوائر توافقية.

ويتم تصميم طرفى الدخل بحيث تصبح الدائرة فى حالة إمساك Set عند الشرط: S=1. الشرط: S=1 عند الشرط: S=1 عند الدائرة فى حالة تحرير S=1 عند : S=1 :

يحاول كلا الخرجين Q و  $\overline{Q}$  الوصول إلى الحالة 1 وهذا غير مسموح، ولهذا نرى أن هذا الفرض غير مسموح.

# 2-2-6 القلاب S-R المنزامن S-R القلاب S-R القلاب S-R القلاب S-R

يراد أحيانا إمساك أو تحرير خلية الذاكرة في الشكل (6-4) في تزامن مع قطار النبضات في شكل (6-2) والذي يعرف بـ "الساعة" Clock وتختصر إلى CK، ونصل إلى تصميم الدائرة المبينة في شكل (6-5)، والتي تعزى إلى دائرة القلاب S-R المتزامن S-R.



شكل (5-6) القلاب S-R الموقيت .5-6) القلاب

ففى هذه الدائرة وعند وصول نبضة ساعة: 1 = CK فسيؤول عمل الدائرة مثل عمل دائرة الشكل (6-4)، ومن ناحية أخرى عند إنقطاع هذه النبضة: CK = 0 فإن

البوابتين  $G_0$  و  $G_4$  تصبحان غير ذى فائدة حيث أن خرجهما يكون 1 مهما كانت حالة الدخول  $G_4$  ، فمن هنا نرى أن الدائرة تستجيب فقط عند وجود نبضة الساعة.

وبفرض أن الدخول لاتتغير أثناء وجود نبضة الساعة (CK=1)، فيمكن التعبير عن تشغيل قلاب S-R من خلال جدول الحقيقة في جدول (CK=1)، وفي هذا الجدول يعبر كلا من CK=10، وما عن الدخول ويعبر CK=10 عن الخرج خلال زمن البت CK=11، بينما يعبر عن الخرج CK=12 عندما تمر النبضة أو في نهاية النبضة، أي أن عند زمن CK=12. CK=13. CK=14.

فعند:  $S_n = R_n = 0$ ، وفي وجود نبضة الساعة:

يصبح الخرج في نهاية نبضة الساعة هو نفسه الخرج قبل نبضة الساعة، أي أن  $Q_{n+1} = Q_{n+1}$  ، وهذا موضح في الصف الأول من جدول الحقيقة.

وعند:  $S_n = 1$ ، و  $R_n = 0$  ، يصبح الخرج في نهاية نبضة الساعة: 1.

جدول (6-1)

ول	الدخ	الخرج
S <sub>n</sub>	R <sub>n</sub>	$Q_{n+1}$
0	0	Q <sub>n</sub>
1	0	1
0	1	0
1	1	?

كما أنه عند : 0 = 1 ، و 1 = 1 ، يصبح الخرج في نهاية نبضة الساعة : 0، وهذا موضح في الصفين الثاني والثالث على الترتيب من جدول الحقيقة .

وقد ذكرنا فى دائرة الشكل (6-4) من قبل أن الحالة (S = R = 1) هى حالة غير مسموح بها ، والآن لنرى ماذا يكون الحال فى دائرة القلاب S-R المتزامن فى شكل (5-6).

فعند:  $R_n = R_n = 1$ ، وفي وجود نبضة الساعة، يصبح كلا من خرجي البوابتين و  $G_3$ : 0، ومما يجعل أحد دخلى كلاً من البوابتين  $G_1$  و  $G_2$ : 0، ومنه نجد أن


كلا الخرجين Q و Q: 1، وهو مايتضارب مع فرضنا بأن يكون الخرجان متكاملين.

 $G_4$  و  $G_3$  و الآن وعند إنتهاء النبضة، أي أن: (CK = 0) فسوف يتغير الخرجين من 0 إلى 1، وحسب التأخير في أزمنة الإنتشار للبوابات فإنه يمكن الوصول إلى

حالة الثبات فإما أن يكون الخرج:  $Q_{n+1}=1$ ، وعنده يكون:  $Q_{n+1}=0$ ، أو يكون

الخرج:  $Q_{n+1}=0$ ، وعنده يكون:  $Q_{n+1}=1$ ، وهذا يعنى أن حالة الدائرة تكون غير مُعرفة أي غامضة أو غير محددة ولهذا فيعبر عن الخرج بعلامة إستفهام وكما هو موضح في الصف الرابع من جدول الحقيقة.

وعلى هذا لابد أن يمتنع الشرط:  $S_n = R_n = 1$ ، ولايسمح بحدوثه. ويبين شكل (6-6) الرمز المنطقى للقلاب S-R المتزامن .Clocked S-R F.F المتزامن




شكل (6-6) الرمز المنطقى للقلاب S-R المتزامن .6-6) الرمز المنطقى القلاب S-R

# 6-2-3 عملية ماقبل الأمساك Preset والنقية Clear والتقية

عند توصيل القدرة لدائرة القلاب التي في شكل (6-5) فلا يمكن التأكد من حالة الدائرة، فممكن أن تكون في حالة الإمساك Set state والذي يجعل Q = 1، أو في حالة التحرير Reset state والذي يجعل Q = 0، ويفضل في كثير من التطبيقات

تحديد الحالة الإبتدائية للقلاب إما إمساك أو تحرير، وهذا يتم بإدخال دخول مباشرة أو منز امنة تعزى إلى مايسمى بدخول: "ماقبل الإمساك" Preset، و "التنقية" Clear.

ويتم تطبيق هذه الدخول في أزمنة مابين نبضات الساعة والتكون في تزامن مع هذه النبضات، ويبين شكل (6-7) القلاب S-R الموقِّق وبه ماقبل الإمساك P. والتنقية <sub>C</sub>.



شكل (6-7) قلاب S-R بـ : قبل إمساك وتنقية b- الرمز المنطقى a- الدائرة


 $\overline{Q}$  و  $\overline{Q}$  هما دخلا القلاب، وفيه يتم إدخال كل من الدخل  $\overline{Q}$  ، والدخل و مع الخرج Q على بوابتى AND للحصول على كل من الدخلين: S، و R، حيث:

$$S = J \cdot \overline{Q}$$
 (6-1a)

$$R = K \cdot Q \tag{6-1b}$$

فنحصل في النهاية على مايعرف بالقلاب J-K F.F. والمبين في شكل (6-8).

كما يوضح جدول (a-3-6) جدول الحقيقة الخاص به، والذي تم إعداده لجميع تكوينات الدخول [، و K الممكنة، ومع كل تكون تم الوضع في الإعتبار كلتا حالتي الخرج  $Q_n$  و  $\bar{Q}$ .



شكل (8-8) قلاب S-R متحول إلى قلاب J-K

وليس ضروريا استخدام بوابات AND كما في شكل (6-8)، حيث يمكن تأدية المطلوب بتوصيل طرف دخل إضافي لكل من بوابتي  $G_3$  و  $G_4$  في شكل (6-7) ، ومنه نصل إلى القلاب J-K F.F. باستخدام بوابات NAND وكما هو موضح في شكل

الفصل السادس نصهيم المنطق الننابعي

فعند:  $P_r = C_r = 1$  ، فلا يهم، فهنا تعمل الدائرة وتحقق جدول الحقيقة كما في

وعند:  $P_r = 0$ ، و  $C_r = 1$ ، فمن المؤكد أن يصبح الخرج  $G_1(Q)$  مساوياً: 1، كما تكون جميع دخول البوابة  $G_2$  مساوية: 1، وبما يجعل الخرج  $G_2(Q)$  مساويا: 0، ومن هنا نجد أن: ( Pr = 0) يهيئ دائرة القلاب للإمساك Set.

. Reset و عند:  $P_r=1$ ، و  $P_r=0$  تتهيأ دائرة القلاب عند التحرير Pr

أما الشرط: Pr = Cr = 0 فيجب ألا يستخدم، حيث أنه يؤدى إلى للحالة الغير

ويبين شكل (b-7-6) الرمز المنطقى للدائرة، وتعنى الدائرة الصغيرة للدخلين Pr، وCr أنهما اشارتين فعال-منخفض Active-low أى أن الوظيفة المرجوة سيتم تأديتها عندما تكون الإشارات المطبقة على Pr و Cr منخفضة LOW.

ويبين جدول (6-2) ملخص لعمل هذه الدائرة.


جدول (6-2)

	الدخول		الخرج	العملية
СК	C <sub>r</sub>	Pr	Q	المنقذة
1	1	1	Q <sub>n+1</sub> كما فى جدول(6-1)	قلاب عادى
0	0	1	0	تتقیة Clear
0	1	0	1	ماقبل إمساك Preset

# : J-K القلاب 4-2-6

في القلاب  $S_n = R_n = 1$  (والتي تمثل  $S_n = R_n = 1$ ) ليكون عندها:  $S_n = R_n = 1$ الصف الرابع من جدول الحقيقة) بتحويل القلاب إلى مايعرف بقلاب J-K، ويكون J كما يبين شكل (6-10) الرمز المنطقى للقلاب J-K

المُصل السادس



شكل (6-10) الرمز المنطقى للقلاب J-K

### : Race-around condition حالة النسابق 5-2-6

مما سبق تم التغلب على الصعوبة التى واجهتنا عندما يكون كلا الدخلان R و R فى القلاب R-R متساويين: R وذلك بتصميم القلاب R-R باستخدام تغذية عكسية للخرج إلى مدخلى البوابتين R-R0 و R0 كما فى شكل (R-R0) وحصلنا على جدول الحقيقة (R0-R0) والذى يفرض أن الدخول لاتتغير أثناء نبضة الساعة (R0-R1) وهذا غير صحيح، وذلك بسبب توصيلات التغذية العكسية.

فعلى سبيل المثال نفرض أن: I = K = I، و Q = Q وتم تطبيق النبضة المبينة في شكل (6-11) عند مدخل الساعة، فبعد فترة زمنية قدرها  $\Delta$  وهي تساوي زمن تأخير الإنتشار خلال بوابتين NAND موصلتين على التوازي، فسيتغير الخرج إلى: Q = I (بالرجوع إلى الصف الرابع من جدول الحقيقة المختصر)، فالآن نحن لدينا: Q = I وبعد فترة زمنية أخرى D = I سوف يتغير الخرج ثانية إلى: D = I ومن هنا نستنتج أنه في الفترة الزمنية D = I التي تستغرقها نبضة الساعة سيظل خلالها الخرج D = I يتأرجح بين D = I ويعرف هذا الموقف بحالة التسابق Race-around ويعرف هذا الموقف بحالة التسابق condition .


جدول (a-3-6)

الدخول	بیان	خروج	11	الدخول للقلاب S-R		الخرج	
J <sub>n</sub>	K <sub>n</sub>	Qn	Q n	S <sub>n</sub>	$R_n$	$Q_{n+1}$	
0	0	0	1	0	0	0	}=Qn
0	0	1	0	0	0	1	J6"
1	0	0	1	1	0	1	}_ =1
1	0	1	0	0	0	1	- را
0	1	0	1	0	0	0	} =0
0	1	1	0	0	1	0	اً ح
1	1	0	1	1	0	1	$=\bar{Q_n}$
1	1	1	.0	0	1	0	ייי ע

ويمكن إختصار الجدول السابق بجدول (6-3-6)

جدول (b-3-6)

ول	الدخ	الخرج Q <sub>n+1</sub>
J <sub>n</sub>	K <sub>n</sub>	Q <sub>n+1</sub>
0	0	Q <sub>n</sub>
1	0	1
0	1	0
1	1	Q <sub>n</sub>



شكل (6-9) القلاب J-K F.F. باستخدام بوابات

شكل (11-6) نبضة ساعة

والحل لتجنب هذا الموقف هو أن تكون الفترة الزمنية  $\Delta t$  أكبر من الفترة الزمنية  $t_p$  التي تستغرقها نبضة الساعة، وفي الوقت نفسة تكون أقل من الزمن الدوري لنبضة الساعة T، أي:  $T > \Delta t < T$  إلا أنه لربما يكون من الصعب تحقيق هذه المتباينة بسبب أزمنة تأخير الإنتشار الصغيرة جدا للدوائر المتكاملة، وهذا أدى إلى تصميم طريقة عملية للتغلب على هذه الصعوبة والتي تعرف بتشكيل المتبوع—التابع Master-Slave

### : Master-Slave J-K F.F. المنبوع النابع J-K المنبوع النابع العاب J-K المنبوع النابع


هذا القلاب مكون من تتالى لعدد 2 قلاب S-R بتغذية عكسية من مخارج القلاب الثانى إلى مداخل الأول وكما هو مبين في شكل (6-12)، وتُطبق نبضات ساعة موجبة على القلاب الأول، كما يتم عكس هذه النبضات قبل تطبيقها على القلاب الثاني.

عند: CK = 1، يصبح القلاب الأول متمكن enabled، ويستجيب خرجه  $(Q_M)$  و (CK = 1)، يصبح القلاب الثانى (CK = 1)) للدخول (K = 1) للدخول ((K = 1)) للدخول ((K = 1)) للمتنع inhibited لأن نبضة الساعة تكون منخفضة (K = 1).

وعندما تصبح نبضة الساعة منخفضة LOW وعندئذ يكون  $(\overline{CK}=1)$  يُمنع inhibited القلاب الأول، ويُمكن enabled القلاب الثانى لأن نبضات الساعة تكون عندئذ تكون عالية HIGH  $(\overline{CK}=1)$  وهنا تتبع الخروج  $(\overline{Q})$  الخروج  $(\overline{QM})$  324


 $Q_{MD}$  على الترتيب كما في الصفين الثاني والثالث من جدول (b-3-6)، وحيث أن القلاب الثاني ببساطة يتبع القلاب الأول فيطلق على الثاني التابع Slave، كما يطلق على الأول المتبوع Master، ومن هنا جاءت تسمية هذا التشكيل بـ "القلاب J-K المتبوع –التابع". Master-Slave J-K F.F.

الفصل السادس



شكل (12-6) القلاب J-K المتبوع-التابع

فى هذه الدائرة لاتتغير دخول البوابتين  $G_{3M}$  و $G_{3M}$  أثناء نبضات الساعة ولهذا نجد أنه لا تواجد لحالة التسابق، إلا أن حالة الدائرة تتغير عند بدء هبوط نبضة الساعة أو بما يسمى بالحافة الهابطة (السلبية) لها Trailing (negative) edge.




شكل (6-13) الرمز المنطقى للقلاب J-K المتبوع-التابع

ومن جدول الحقيقة يمكننا القول بأن بيانات الدخل تظهر نفسها في الخرج عند نهاية نبضة الوقت، وهكذا فإننا نجد تأخيراً في نقل البيانات من الدخل إلى الخرج، ومن هنا جاءت التسمية بـ "Belay (D) F.F."

Latch ويستخدم القلاب نوعD كجهاز تأخير Delay device، أو جهاز إمساك لتخزين أو حجز معلومة ثنائية مكونة من 1 بت (1 أو (0).

### 2-6-8 القلاب نوع-T:

إذا تساوى كلا من J = K (J = K) في قلاب J - K، ينتج مايعرف بـ "القلاب نوعT - T"، والمبين في شكل (G - T).



T-قلاب J-K متحول إلى قلاب نوع -a (15–6) شكل -bالرمز المنطقى للقلاب نوع -b

فهو قلاب بدخل واحد فقط يعرف بالدخلT ويبين جدول (6–5) جدول الحقيقة له، ومن الجدول يتضح أنه عند: T = 1 فإن القلاب يعمل كمفتاح تبديل Toggle ، فمع كل نبضة ساعة يتغير الخرج Q.

جدول (6-5)


الدخل	الخرج
T <sub>n</sub>	$Q_{n+1}$
0	Qn
1	Q <sub>n</sub>

الفصل السادس

ويبين شكل (6-13) الرمز المنطقى للقلاب J-K المتبوع-التابع، ويلاحظ من هذا الرمز وجود العلامة (ح) عند دخل نبضة الساعة والتي توضح أن الخرج يتغير عند حدوث إنتقال للنبضة، كما أن الدائرة الصغيرة (٥) تدل على إنتقال سلبى (أى تتغير من ٥ إلى 1).

### 2-6-7 القلاب نوع-C:

إذا تم إستخدام الصفين الثانى والثالث فقط من كل من جدول الحقيقة (6-1) للقلابS-R، وجدول الحقيقة (6-1-1) للقلاب J-K نحصل على مايسمى بقلاب "التأخير" أو القلاب نوعD-1 كما هو مبين في شكل (6-11).



D-قلاب نوع J-K أو J-K متحول إلى قلاب نوع a (14-6) شكل (14-6) الرمز المنطقى للقلاب نوع D-

وللقلاب D- دخل واحد فقط يعرف بالدخل D- ويبين جدول (D-) جدول الحقيقة له ، ومنه يتضح أن الخرج  $D_{n+1}$  عند نهاية نبضة الساعة يكون مساويا للدخل  $D_n$  قبل نبضة الساعة .


جدول (6-4)

الدخل	الخرج		
D <sub>n</sub>	$Q_{n+1}$		
0	0		
1	1		

نصميح المنطق النئابعى

الفصل السادس

و لايمكن تحويل القلاب S-R إلى قلاب نوعT-، حيث أن تساوى الدخلين S و S (S=R=1) غير مسموح في القلاب S-R، إلا أن دائرة القلاب S-R المبينة في شكل (S-R) تعمل كمفتاح كمفتاح تبديل، أي يتغير الخرج مع كل نبضة ساعة S.



شكل (6-16) قلاب S-R يعمل كمفتاح مفصلي كهربائي

# : Excitation table F.F. حيول الآثارة للقلاب 9-2-6

يسمى جدول الحقيقة للقلاب أيضا بجدول التمييز Characteristic table، وهذا الجدول هو الذى يحدد طابع العمل للقلاب، وفى تصميم الدوائر التتابعية نتقابل مع مواقف تتعين فيها الحالة الحالية Present state، والحالة التالية Next state للدائرة، ويكون علينا ان نجد قيود دخول يجب فرضها لتحقيق التغير المطلوب للحالة، ويقصد هنا بالحالة الحالية أى حالة الدائرة السابقة لنبضة الساعة، أما الحالة التالية هنا فيقصد بحالتها بعد نبضة الساعة.

فعلى سبيل المثال يكون خرج قلاب S-R قبل نبضة الساعة:  $Q_n = 0$ , ويراد عدم تغير هذا الخرم عند تطبيق نبضة الساعة، فما هى قيود الدخل (أى قيم  $S_n$  و  $R_n$ ) الواجب فرضها لتحقيق هذا المطلب؟.

من جدول الحقيقة أو جدول التمييز للقلاب S-R كما في جدول (6-1)، نتحصل على قيود الدخل الآتية:

-1 الصف الأول :  $S_n = R_n = 0$ 

 $S_n = 0$  ,  $R_n = 1$  : الصف الثالث -2

فنستنتج من القيود عالية أن الدخل  $S_n$  يجب أن يكون مساويا: 0 ، بينما يمكن أن يكون الدخل  $R_n$  إما مساويا: 0 ، أو مساويا: 1 أى أنه لا يهم ذلك، وبالمثل يمكن إستنتاج قيود دخل لجميع المواقف الممكنة.

وبجدولة هذه القيود نحصل على ما يعرف بجدول الإثارة Excitation table، وهو يمثل عامل مساعد مهم ومفيد في تصميم الدوائر التتابعية.

ويبين جدول (6-6) جدول الإثارة للقلابات S-R، و J-K و J-K و المشتق من جداول التمييز لها.

جدول (6-6)

الحالة	الحالة التالية	قلاب		قلاب		قلاب	قلاب
		S-R		J-K		نو ع−T	پنوع−D
الحالية		S <sub>n</sub>	$R_n$	J <sub>n</sub>	K <sub>n</sub>	T <sub>n</sub>	D <sub>n</sub>
0	0	0	х	0	Х	0	0
0	1	1	0	1	Х	1	1
1	0	0	1	Х	1	1	0
1	1	Х	0	Х	0	0	1

# 3-6 القلابات إشعال الحافة .Edge-triggere F.F.S

ينظر لجميع القلابات التي تمت مناقشتها سالفا (عدا قلابات المتبوع-التابع) من أنها من القلابات ذات الإشعال بالمستوى Level triggered، بمعنى أن الخروج تستجيب للدخول (وطبقا لجدول الحقيقة) طالما تواجدت نبضة الساعة ، وتعتبر الماسكات 7475 و 74100 هي النوع الوحيد من الدوائر المتكاملة المندرجة تحت هذه الفئة .


أما القلابات من نوع المتبوع-التابع فهى تندرج تحت فئة القلابات ذات الإشعال النبضى Pulse-triggered بمعنى أن الخروج تستجيب للدخول عند تطبيق نبضة عند دخل الساعة (CK = 1)، كما أن خرج التابع (القلاب الثاني) يكون متاحاً عند الحافة

- التردد الأقصى Maximum frequency (f<sub>max</sub>)

هو أقصى تردد لنبضات الساعة والكافى للتشغيل المستقر والمناسب، ويحسب كالآتى:

 $f_{max} = 1/T_c \le 1/(t_{setup} + t_{pd(FF)} + t_{ns})$ 

- عرض نبضة الساعة العالية (tch) عرض نبضة الساعة عالية HIGH عالية الساعة عالية الناكة الناكة عالية عالية الناكة عالية ع
- عرض نبضة الساعة العالية ( $t_{CL}$ ) : Clock LOW pulse width ( $t_{CL}$ ) : هو أقل وقت يمكن أن نظل فيه نبضة الساعة منخفضة LOW .



شكل (6-17) اشكال الموجة لنبضة ساعة قياسية توضح المواصفات الزمنية للقلابات

النازلة لنبضة الساعة (CK = 0)، وكما تم مناقشته من قبل فإن هذا يزيل مشكلة حالة التسابق وفيه ستحبس البيانات عند الحافة النازلة لنبضة الساعة، أى أن التغيرات الحادثة عند الدخول بمجرد وصول النبضة CK إلى CK لن تؤثر على تشغيل القلاب.

وبسبب تشغيل ما فى النظام فربما تتغير دخول القلاب خلال تواجد نبضة الساعة، مما يتسبب فى وجود خروج غير حقيقية أو غير مؤكدة للقلاب، وهذا يمكن التغلب عليه بما يعرف بـ "القلابات إشعال الحافة"، أو القلابات التى تبدأ عملها عند حافة النبضة.

ففى حالة هذا النوع من القلابات تنتقل المعلومات من الدخول إلى الخروج عند الحافة الموجبة أو السالبة لنبضة الساعة، ويمكن أن تتغير الخروج فقط خلال الفترة الزمنية التى تتغير نبضة الساعة من 1 إلى 0 ( $\uparrow$ )، وفى بعض الدوائر الأخرى خلال الفترة الزمنية التى تتغير نبضة الساعة من 1 إلى 0 ( $\downarrow$ )، ويعرف القلاب الذى خلال الفترة الزمنية التى تتغير نبضة الساعة من 1 إلى 0 ( $\downarrow$ )، ويعرف القلاب الذى يستجيب فقط عند الحافة الصاعدة أو الموجبة Positive-edge-triggered، بينما يعزى القلاب الذى يستجيب فقط عند الحافة الهابطة أو السالبة -Negative-edge

ويكون رمز نوع القلاب إشعال الحافة هو رمز القلاب نوع متبوع-تابع ، كما يبين شكل (6-17) المواصفات الزمنية لقلاب إشعال الحافة وهي كالتالي:

#### - زمن الإعداد (Set-up time (t<sub>setup</sub>)

هو الزمن الذى يمر حتى تستقر بيانات الدخل قبل الإشعال بالحافة لنبضة الساعة، أو الزمن اللازم لبقاء البيانات على مدخل الدائرة لكى تتمكن هذه الدائرة من قراءة هذه البيانات.

#### - زمن الاحتجاز (Hold time (t<sub>hold</sub>)

هو الزمن الذى يجب أن تظل البيانات خلاله ثابتة بعد الإشعال بالحافة لنبضة الساعة .

الفصل السادس

نبضة الساعة والدخل والمبين أشكال الموجة لهما في الشكلين (a-18-6) و (a-6b-18) يتم تطبيقهما على الدخل D أو الدخل J على الأنواع التالية من القلابات، ومطلوب رسم أشكال الموجة لخرج كل منها.

نصهيم الهنطق الننابعى


أ- دائرة القلاب نوع D رقم 7474 ذات إشعال الحافة الموجبة .

ب- دائرة القلاب نوع D رقم 7475 ذات إشعال المستوى الموجب Positive-level

ج- دائرة القلاب نوع J-K رقم 74112 ذات إشعال الحافة السالبة .

د- دائرة القلاب نوع J-K متبوع-تابع رقم 7467 .

#### الحل:



شكل (6-18) أشكال الموجة للمثال (6-2)

أ- في حالة دائرة القلاب نوع D رقم 7474 ذات إشعال الحافة الموجبة، يكون الخرج Q مثل الدخل D عند الحافة الموجبة لنبضة الساعة، ولايتغير الخرج إلا بوصول الحافة الموجبة التالية، وكما هو موضح في شكل (c-18-6).

- ب- في حالة دائرة القلاب نوع D رقم 7475 ذات إشعال المستوى الموجب، فهو يمثل ممسك واضح، حيث يتبع الخرج Q الدخل D طالما نبضة الساعة: 1 =CK مسك و لايتغير الخرج عند : CK = 0 ، وكما هو موضح في شكل (d-18-6).
- ج- في حالة دائرة القلاب نوع J-K رقم 74112 ذات إشعال الحافة السالبة ، يستجيب الخرج Q للدخول J و K الموجودة عند الحافة السفلي لنبضة الساعة (وطبقا لجدول الحقيقة للقلاب J-K)، والايتغير الخرج إلا بوصول الحافة السالبة التالية، وكما هو موضح في شكل (e-18-6) .
- د- في حالة دائرة القلاب نوع J-K متبوع-تابع رقم 7467، يستجيب خرج المتبوع Q للدخول J وطبقاً لجدول الحقيقة للقلاب J (وطبقاً لجدول الحقيقة للقلاب J)، Q ويبين شكل (6-18-6) شكل الموجة خرج المتبوع  $Q_M$ ، كما يتبع خرج التابع خرج المتبوع QM عند الحافة السالبة لنبضة الساعة، وكما هو موضح في شكل . (g-18-6)

### 6-4 تطبيقات القلابات:

من بعص إستخدامات القلابات الشائعة مايلي:

1- مفتاح إزالة تأثير وثبة التلامس Bounce elimination switch .

-2 الماسك Latch -2

Registers -3 المسجلات

4− العدادات Counters

5− الذاكر ات Memories

# : Bounce elimination switch مفناح إزالة ناثير وثبة الناامس 1-4-6

هناك مفاتيح وثبة التلامس Bounce switch وهي مفاتيح ميكانيكية تستخدم في الأنظمة الرقمية كأجهزة دخل والتي بواسطتها يمكن إدخال معلومة رقمية (1 أو 0) للنظام، وهناك مشكلة خطيرة ترتبط بهذه المفاتيح فعندما يتحرك ذراع المفتاح من موضع لآخر فإنه يصطك عدة مرات قبل أن يستقر في النهاية في الموضع الجديد فيسجل بضعة آلاف من النبضات الكاذبة بدلاً من نبضة واحدة.

وفى الدائرة التتابعية وعند إدخال 1 من خلال المفتاح فسيرمى ذراع المفتاح للموضع المناظر، وبمجرد وصوله للموضع نحصل على الخرج 1، إلا أن هذا الخرج سيظل يتأرجح مابين 0 و 1 لبعض الوقت بسبب الوصل والقطع للمفتاح عند نقطة التوصيل قبل الوصول لحالة الإستقرار، وهذا بالطبع يسبب تغيير في خرج الدائرة التتابعية، وبالتالى يخلق صعوبات في عملية تشغيل النظام، ويمكن إزالة هذه المشكلة باستخدام مايسمى بـ "مفتاح إزالة تأثير وثبة التلامس" switch

#### مثال (6-3) :

وضح أن الدائرة الموجودة في شكل (a-19-6) تعمل كـ "مفتاح إزالة تأثير وثبة التلامس".

#### لط: ا

يبين شكل (b-19-6) أشكال الموجة لكل من:  $\overline{S}$ ، و  $\overline{R}$ ، وQ، و $\overline{Q}$ ، ويبدأ عمل المفتاح عند الزمن: t=0، بتحركه من الموضع A إلى الموضع B.


وعند الزمن:  $^+0=t$ ، يكون الجهد عند  $\overline{S}$ مساوياً:  $V_{cc}$  (أى منطق 1)، وسيظل هكذا مالم يعود المفتاح للوضع A مرة ثانية.

وعند الزمن: 0 = t = 0، یکون الجهد عند  $\overline{A}$ مساویا:  $V_{cc}$  (أی منطق 1)، إلا أنه عند الزمن:  $t_1$  (و هو زمن تأخیر المفتاح) یصبح مساویا:  $t_1$  (ای منطق 0)، إلا أنه

عند هذا الزمن (وهو الزمن الذي يتصل فيه ذراع المفتاح بالنقطة B) سيظل الذراع يتأرجح، وبالتالى يسبب ذلك في تأرجح مستوى  $\overline{R}$  مابين D0، و D1 لبعض الوقت، وكما هو مبين في شكل الموجة  $\overline{R}$  المرسومة.

ومابين الزمنين: 0 = t ، و  $t = t_1$  ، يكون كلا الدخلين  $\overline{S}$  ، و  $\overline{R}$  عند المنطق 1 ، و هنا لايتغير الخرج Q ، إلا أنه يتغير ويصبح عند المنطق: 0 عند الزمن  $t_1$  .

والآن حتى ولو تغير  $\overline{R}$  عند الأزمنة  $t_2$ ، و  $t_3$ ، و  $t_3$ ، فلن يؤدى ذلك إلى تغير الخرج Q الذى سيظل عند المنطق D، مما يبين أن هذا المفتاح يزيل تأثير وثبات التلامس.



شكل ( $\mathbf{a}$  )))))))))))

الفصل السادس

والماسك المستخدم في شكل (a-19-6) يمكن إستبداله بالدائرة التكاملية 74279،


وهي ماسك R- S رباعي .

### : Registers المسجلات 2-4-6

المسجل عبارة عن جهاز لتخزين مجموعة من البتات (والتي تكون كلمة)، وهو يتكون من مجموعة من القلابات عددها N إذا كان المطلوب تخزين كلمة مكونة من عدد N بت (أي يقوم كل قلاب بتخزين بت واحد).

ويبين شكل (6-20) مسجل 3-بت يستخدم القلابات إشعال – الحافة الموجبة ويبين شكل (6-20) مسجل 3-بت يستخدم القلابات المراد تخزينها Positive-edge triggered F.Fs. وفيها تطبق البتات المراد تخزينها وعددها 3 عند الدخول -0، وفي هذا المسجل يلزم أن تكون البيانات الداخلة على شكل متوازى.

وسوف يتم مناقشة أنواع أخرى من المسجلات بالتفصيل في الأقسام التالية.




شكل (6-20) مسجل 3 بت يستخدم القلابات

### 3-4-6 العدادات Counters:

غالبا نحتاج للعدادات الرقمية لإحصاء حدث ما، مثل إحصاء حبات الدواء التى تملأ زجاجة، فيتم توليد نبضات كهربية مناظرة لهذا الحدث وذلك باستخدام محول طاقة Traseducer، ثم القيام بإحصاء هذه النبضات باستخدام العداد.

وتتركب العدادات من مجموعة من القلابات ، فمثلاً وكالموضح في شكل (6-21) يتكون عداد 3-بت من 3 قلابات (ملحوظة: دائرة العداد المكونة من قلابات عددها n تقوم بالإحصاء حتى n) ، وهنا فإن عداد 3-بت يمكنه الحساب من الرقم العشرى 0 حتى الرقم العشرى 7 .

والقلابات المستخدمة هنا من النوع 74107 " قلابات J-K متبوع-تابع "وتستخدم كنوع-T.




شكل (6-21) عداد 3-بت مكون من 3 قلابات

ويتم توصيل النبضات المراد إحصاؤها إلى مدخل الساعة Clock input لقلاب ويتم توصيل النبضات المراد إحصاؤها إلى مدخل الوقت القلاب  $Q_0$  ويتم تنقية القلاب بتطبيق منطق 0 لحظيا عند الى مدخل الوقت للقلاب  $G_0$ 0 ويتم تنقية القلابات بتطبيق منطق 0 لحظيا عند طرف مدخل التنقية (Clear input terminal)، والتى تظل عند المنطق 1 أثناء عملية الإحصاء الطبيعية .

ويوضح شكل (6-22) النبضات وأشكال الموجة للعداد المبين في شكل(6-21).

حيث يبدأ العداد في الأحصاء بتطبيق منطق 0 لحظيا عند طرف مدخل التنقية، أي يكون العدد المحمل به العداد في البداية هو صفر عشرى، وعند الحافة السالبة لكل نبضة يتغير منطق الخرج  $Q_0$  (حيث أن :  $T_0 = T_0$ )، فمثلا عند الحافة السفلي للنبضة الأولى يتغير منطق الخرج  $Q_0$  من منطق 0 إلى منطق 1 (النقطة A)، وعند

الحافة السفلى للنبضة الثانية يتغير منطق الخرج  $Q_0$  من منطق 1 إلى منطق 0 ( النقطة  $Q_0$  و هكذا ، وبالمثل يتغير منطق الخرج  $Q_1$  عند الحافة السفلى للخرج  $Q_0$  و هنا يعمل كنبضة توقيت  $Q_1$  للقلاب  $Q_1$  ، وأن  $Q_1$  ، حيث يتغير منطق الخرج  $Q_1$  من منطق 0 إلى منطق 1 عند الحالة السفلى للمنطق 1 للخرج  $Q_2$  (  $Q_1$  النقطة  $Q_2$  ) ، وبالمثل أيضا يتغير منطق الخرج  $Q_3$  عند الحافة السفلى للخرج  $Q_4$  (  $Q_1$  النقطة  $Q_2$  هنا يعمل كنبضة ساعة  $Q_3$  القلاب  $Q_3$  ، وأيضل الخرج  $Q_4$  من منطق 1 للخرج  $Q_5$  من منطق 1 عند الحالة السفلى للمنطق 1 للخرج  $Q_5$  ( النقطة  $Q_5$  ) .



شكل (6-22) النبضات وأشكال الموجة للعداد المبين في شكل (6-25)

ويكون المكافئ العشرى لأى عدد ثنائى  $Q_2Q_1Q_0$  عند أى زمن هو عدد النبضات المحصاة حتى ذلك الزمن، فمن الشكل وعلى سبيل المثال وعند الزمن (X) يكون عدد النبضات المحصاة: 100 بما يكافئ العدد العشرى 4، وتتحرر الدائرة بعد إحصاء 8 نبضات.


وتوجد أعداد كثيرة من العدادات وسوف يتم مناقشة بعضاً منها بالتفصيل في الأقسام التالية.

# : Random-Access Memory ذاكرة الدخول العشوائي 4-4-6

فى الحاسبات وأنظمة التحكم الرقمية وأنظمة معالجة المعلومات. إلخ، يكون من الضرورى تخزين بيانات رقمية ثم إستعادتها عند الحاجة، وقديماً ولهذا الغرض كانت الذاكرات المغناطيسية هى الممكنة، أما فى هذه الأيام فقد أصبح من الممكن

تصنيع أجهزة الذاكرات من أشباه الموصلات والتي أصبحت مفضله لإستخدامها المريح ولصغر أحجامها (فهي مُصنعة على شكل دوائر متكاملة)، وفي الفصل الثامن سوف يتم تناول مختلف ذاكرات أشباه الموصلات.

وشكل (6-23) يبين ذاكرة قراءة/كتابة لـ 1 بت، والتي تمثل عنصر الذاكرة الأساسي، وحيث تبنى الدوائر التكاملية للذاكرات من خلال نظام يتأسس على هذه الخلية.



شكل (6-23) خلية ذاكرة قراءة/كتابة لـ 1 بت

فى هذه الخلية يستخدم قلاب مستوى من نوعD خرجه Q والذى يتبع الدخل Q طالما كانت نهاية Q موصلة على منطق Q منطق Q منطق Q منطق Q فلا يتغير الخرج Q ويظل محتفظاً بمستوى الدخل Q الموجود قبل هذا التغير فى منطق Q من Q منطق Q منطق Q من Q وهذا الدخل يستخدم لإختيار خلية الذاكرة.

\* وفي خلية الذاكرة المبينة توجد 3 مداخل:

Data Input (D<sub>i</sub>) البيانات −1

. Address select  $(A_n)$  اختيار العنو ان-2

Read/Write control (R/ $\overline{\mathrm{W}}$ ) اتحكم قراءة -3

. Dara output (D $_{\circ}$ ) البیانات مخرج واحد هو مخرج مخرج البیانات

المدخل  $\overline{W}$  في المنطق 1 يُمكِن من قراءة ما بالخلية، بينما يُمكِن من الكتابة عليها عندما يكون في المنطق 0، وتتوقف فعالية كل مداخل ومخرج الخلية عند:  $A_n = 0$  بينما تظل الخلية في وضع Mode ماسكة وعنده تكون البيانات المُخزنة محمية.

وعند  $A_n = 1$ ، تتمكن الخلية من تنفيذ عملية القراءة أو الكتابة، فعندما بكون

ويمكن تفهم الوظيفة الكاملة لهذه الخلية من الجدول الوظيفى المبين فى جدول (7-6)، فعملية القراءة لمرة واحدة لاثنهى عملية التخزين، أى ان البت المُخزن يمكن قراءته عدة مرات بدون إفساده، كما أن البت المُخزن يظل فى حماية طالما أن القدرة موصلة، ولذلك يسمى هذا النوع من الذاكرات بـ " الذاكرة المتطايرة " Volatile memory.

وطالما أن عملية الكتابة في الذاكرة هي محور الإهتمام، فليس مطلوباً أن تمسح قبل إدخال البت الجديد، ومتى دخل هذا البت الجديد، فإن البت القديم يزال آليا.

جدول (6-7)

الدخول			الحالة		
A <sub>n</sub>	$R/\overline{W}$	D <sub>i</sub>			
0	Х	Х	امساك ، D <sub>0</sub> = 0		
1	0	0	كتابة 0 في الذاكرة ، 0 = D <sub>0</sub>		
. 1	0	1	كتابة آ في الذاكرة ، D <sub>0</sub> = 0		
1	1	Х	قراءة ، و D <sub>0</sub> يخزن بت الدخل D <sub>i</sub>		

#### 6-5 المسحلات:

تعد المسجلات مع العدادات من أهم الدوائر التتابعية الواسعة الإستخدام في الأنظمة الرقمية، وعرفنا مما سبق أن القلاب يمثل العنصر الأساسي لنظام المنطق التتابعي. وكما عرفنا أن القلاب يمكنه تخزين أو تذكّر 1 بت (1 أو 0) كمعلومة رقمية، وهو المعروف بـ "المسجل 1-بت "-bit register، ولتخزين معلومة ثنائية يتطلب ذلك منظومة من القلابات، ويكون عدد القلابات المطلوبة لتخزين كلمة ثنائية والمساويا لعدد البتات التي تتكون منها هذه الكلمة (تخصيص قلاب لكل بت) وفي النهاية نحصل على ما نشير إليه بالمسجل.

وتتواجد تطبيقات المسجلات في مختلف الأنظمة الرقمية بما فيها المعالجات الدقيقة، فعل سبيل المثال نجد ان المعالج الدقيق Intel's 8085 يحتوى على 7 مسجلات 8-بت والمعروف بـ "المسجل العمومي" General purpose register، كما يحتوى على 5 مسجلات 1-بت والمعروفة بـ "العلامات" Flags.

وفى المسجلات يمكن إدخال البيانات على التوالى (1 بت فى كل زمن) والتى تعزى إلى التشفير الموءقت Temporal code (وهو ترتيب زمنى للبتات)، أو على التوازى (جميع البتات فى تزامن واحد) والتى تعزى إلى التشفير الحيزى أو الفضائى Spacial code، كما يمكن إسترجاع هذه البيانات على شكل التوالى أو التوازى.

ويبين شكل (6-24-a) معلومة من 4-بت (1010) على شكل التوالى، كما يبين شكل (6-42-b) نفس المعلومة على شكل التوازى، وفيما يخص مداخل ومخارج البيانات التى على شكل التوالى فإن ذلك يتطلب خط واحد فقط للدخل، وخط واحد للخرج، بينما فى البيانات على شكل التوازى فإن ذلك يتطلب عدداً من الخطوط تعادل عدد الدخول (أى عدد البتات)، وكذلك عدداً من الخطوط تعادل عدد البتات).

واعتماداً على طريقة إدخال البيانات وإسترجاعها ، يتم تقسيم المسجلات إلى 4 حالات من التشغيل هي:

نصهيم الهنطق الننابعي


control، ومن أمثلتها الدائرة التكاملية 74295A، أما المسجل المسمى بـــ"مسجل عمومى" Universal register، فيمكنه العمل في كل الحالات الأربعة (SISO و SISO) و PISO و PISO)، بالإضافة إلى عمله كثنائي إتجاه، وتعد الدائرة التكاملية 74194 من أمثلة المسجلات العمومية.

جدول (6-8)

الوصف	رقم الدائرة التكاملية
8 SISO –بت	7491A • 7491
4 PISO –بت	7494
4 SIPO 4-بت ، أو PIPO 4-بت ( إزاحة يمين/يسار )	7495
SISO 5-بت ، أو PIPO 5-بت	7496
ثنائي الإتجاه 4-بت ، عمومي	7499
8 SIPO –بت	74164
8 SISO او PISO ع–بت	74165
8 SISO 8-بت ، أو PISO 8-بت	74166
ثنائي الإتجاه 4-بت ، عمومي	74179 6 74178
ثنائي الإتجاه 4-بت ، عمومي	74194
4 SIPO 4-بت ، أو PIPO 4-بت	74195
ثنائي الإتجاه 8-بت ، عمومي	74198
8 SIPO ه–بت ، أو PIPO ه–بت	74199
ثلاثي حالة TRI-STATE ، ثنائي الإتجاه ( SIPO 4-بت ،	74295A
أو PIPO 4-بت )	
ثلاثي حالة TRI-STATE ( SISO 4-بت ، أو PIPO 4-بت	74395
، أو SIPO 4-بت ، أو PISO 4-بت) يمكن تتاليها	

### 6-5-1 مسجل الازاحة:

يبين شكل (6-25) مسجل إزاحة 5-بت يستخدم قلابات S-R متبوع-تابع، ويمكن إستخدام هذه الدائرة لأى حالة من الحالات الأربعة للمسجلات.



شكل (4-6) تمثيل البيانات a على شكل التوالى - على شكل التوازى - b

-1 إدخال البيانات تو الى Serial-in ، وخروجها تو الى SISO ) Serial-out ).

2- إدخال البيانات توالى Serial-in ، وخروجها توازى SIPO ) Parallel-out ).

3- إدخال البيانات توازى Parallel-in ، وخروجها توالى PISO ) Serial-out ).

4- إدخال البيانات توازى Parallel-in ، وخروجها توازى PIPO) Parallel-out).


ويمكن تصميم المسجلات باستخدام قلابات محددة (S-R) أو (D-D) أو نوع (D-D) كما أن هذه المسجلات متاحة كأجهزة MSI، ويبين جدول (B-B) المسجلات المتاحة في سلسلة (D-B) المسجلات المتاحة في سلسلة (D-B) المسجلات باستخدام قلى سلسلة (D-B) المسجلات باستخدام قلى سلسلة (D-B) المسجلات المتاحة في سلسلة (D-B) المسجلات باستخدام قلى المسجلات المتاحة في سلسلة (D-B) المسجلات المتاحة في سلسلة (D-B) المسجلات المتاحة في سلسلة (D-B) المسجلات باستخدام قلى المتاحة في سلسلة (D-B) المسجلات المتاحة في سلسلة (D-B) المسجلات باستخدام قلى المتاحة في سلسلة (D-B) المسجلات المتاحة في سلسلة (D-B)

والمسجلات التي تدخل فيها أو تخرج منها البيانات في شكل التوالي تعرف بـ "مسجلات الإزاحة" Shift registers، حيث تزاح البتات في القلابات في وجود نبضات الوقت إما في الإتجاه الأيمن (فنحصل على مسجل إزاحة يمين Left-shift)، أو تزاح في الإتجاه الأيسر (فنحصل على مسجل إزاحة يسار Edt-shift)، أما مسجلات الإزاحة الثنائية Bidirectional-shift register ففيها تزاح البيانات من اليمين إلى اليسار، أو في عكس الإتجاه مستخدما تحكم الحالة Mode

لصهيم الهنطق الننابعى



$$Q_3 = Q_2 = Q_1 = Q_0 = 0$$



شكل (6-26) اشكال الموجة لمسجل إزاحة لدخل توالى

وبنفس الطريقة يتم تطبيق الدخل المناظر لكل بت حتى الوصول لـ بت التأثير الأعلى وتستمر البتات في التحرك والإزاحة من اليسار إلى اليمين عند حافة الهبوط لكل نبضة ساعة، وكما هو مبين في شكل (6-26)، حتى نصل إلى نهاية نبضة الساعة رقم 5، وتكون عندها خروج القلابات كالتالى:

$$Q_4 = 1$$

$$Q_3 = 0$$


$$Q_2 = 1$$

$$Q_1 = 1$$

$$Q_0 = 0$$

وهى نفس البتات المطلوب تخزينها.

وهنا نقول أن عدد نبضات الساعة المطلوبة إدخال البيانات يكون مساويا لعدد البتات، كما تسمى عملية إدخال البيانات بـ "الكتابة" Writing على المسجل.



شكل (6-25) مسجل إزاحة 5-بت

وسيتم شرح عمل الدائرة بفرض إدخال بيان من 5-بت هو: 10110، وحيث يتشابه عمل الدائرة في حالة أي بيان آخر مكون من 5-بت.

### البيانات في دخل توالى:

باستخدام خط التحرير Clear line، يتم تحرير القلابات أولاً، ثم تطبيق بيانات الكلمة على هيئة التوالى كما هو مبين فى شكل (a-24-6)، كما يتم تمكين مدخل التحرير عند منطق 0، فيظل بالتالى كل مداخل  $P_r$  للقلابات عند منطق 1، ويبين شكل (6-6) أشكال الموجة للدخل والخرج.

وتبدأ عملية إدخال الكلمة الرقمية بإدخال البيان المناظر لبت التأثير الأدنى (0)، وأول نبضة ساعة، وعند حافة الهبوط لأول نبضة ساعة (T1) يكون خرج القلاب FF4 (أى الخرج: Q4) مساوياً: 0، كما تكون كل خروج القلابات الأخرى مساوية: 0 حيث تكون كل دخولها مساوية: 0، وبعد ذلك تدخل البت التالية (1) عند حافة الهبوط لثانى نبضة ساعة (T2) وتصبح مخارج القلابات كالتالى:

ويمكن إسترجاع هذه البيانات المخزنة (وتسمى هذه العملية بـ "القراءة" (Reading) طريقتين: إما بالخرج المتتالى، أو بالخرج المتوازى.

ففى الإسترجاع بطريقة الخرج المتتالى، يتم الحصول على البيان المُخزن عند المخرج  $Q_0$  عند تطبيق نبضات ساعة والتى يكون عددها مساويا لعدد البتات أى : 5 فى مثالنا هذا، أما الإسترجاع بطريقة الخرج المتوازى، فيتم الحصول على البيان المُخزن عند الخروج  $Q_1$   $Q_2$   $Q_1$   $Q_2$   $Q_3$   $Q_4$   $Q_5$   $Q_6$   $Q_7$   $Q_8$  بدون الحاجة لتطبيق نبضات ساعة. فى حالة الإسترجاع بالخرج المتتالى، وبعد نبضة الساعة  $Q_4$   $Q_5$   $Q_6$   $Q_7$   $Q_8$   $Q_9$   $Q_$ 

فى حالة مسجل الإزاحة SISO، يمكن أن يختلف معدل نبضات الساعة فى البيان الداخل عنه فى البيان الخارج، ومن هنا يمكن إستغلال هذا فى تغيير المباعدة الزمنية Spacing in time فى الشفرة الثنائية ، وبما يُعرف بـ "العزل"

### البيانات في دخل متوازى:

يمكن إدخال البيان على شكل التوازى باستغلال مداخل التحرير Preset inputs مداخل التحرير  $D_{i2}$ 0  $D_{i3}$ 0 و  $D_{i4}$ 0 فبعد تحرير القلابات وعند تطبيق البيان على الدخول المتوازية:  $D_{i4}$ 0 و  $D_{i4}$ 0 و  $D_{i5}$ 0 و  $D_{i6}$ 0 و  $D_{i6}$ 0 و مع تطبيق مستوى 1 على مدخل التحرير، فسوف يكتب البيان في المسجل، و هذا مايُعرف بالتحميل الغير متزامن Asynchronous loading.


ويمكن إدخال البيان في شكل التوازى، باستخدام القلابات نوع-D والموصلة بالطريقة كما هو موضح في شكل (6-20)، وهنا نجد أن البيان يتم تحميله عند تطبيق نبضة ساعة، وهذا مايُعرف بالتحميل المتزامن Synchronous loading.

#### المسجل ثنائي الإتجاه:

توجد بعض التطبيقات يتطلب فيها إزاحة البيانات إلى اليمين أو إلى اليسار، فمثلا يمكن قسمة العدد الثنائي على 2 بإزاحته مرحلة إلى اليمين، في هذه العملية

يمكن أن يُفقد بت التأثير الأدنى (مالم تُستخدم دائرة إضافية لحمايته) مسببا خطأ قيمته: 0.5 إذا كان العدد فردى، وبالمثل يمكن ضرب العدد الثنائى المُخزن فى مسجل إزاحة فى 2 بإزاحته مرحلة إلى اليسار بشرط عدم إزاحة البت 1 والمحتمل وجوده لخارج مرحلة بت التأثير الأقصى.

ويبين شكل (6-27) مسجل إزاحة 4-بت ثنائى إتجاه ، فعندما يكون تحكم الحالة: M = 1 ، تصبح جميع دخول البوابات AND (M = 1 وM = 1 وM = 1 ) مُمكنة Enabled بينما تصبح جميع دخول البوابات AND (M = 1 وM = 1 ) مُمنعة المالة: M = 1 البيان M = 1 عند تطبيق نبضات الساعة إلى اليمين، ويحدث العكس عندما يكون تحكم الحالة : M = 1 ، تصبح جميع دخول البوابات AND (M = 1 و M = 1 و M = 1 ) مُمكنة Enabled ، بينما تصبح جميع دخول البوابات AND (M = 1 و M = 1 و M = 1 ) مُمنعة المالة M = 1 ، ويجب مراعاة ويل تحكم الحالة M = 1 ، أو العكس فقط في عدم وجود نبضات ساعة ) و M = 1 و M = 1 و M = 1 البيان المُخزن.



شكل (6-27) مسجل إزاحة 4-بت ثنائى الإتجاه

# 6-5-5 نطبيقات مسجلات الازاحة:

عرفنا أن الإستخدام الأساسى لمسجلات الإزاحة هو التخزين المؤقت للبيانات والتعامل مع البتات، وسوف نناقش بعض من تطبيقات مسجلات الإزاحة.

#### خط التأخير Delay line :


يمكن إستخدام مسجل الإزاحة من نوع SISO للحصول على تأخير زمنى في الإشارات الرقمية بقيمة Δt، يُعرف من العلاقة:

 $\Delta t = N \times 1/f_C \tag{6-2}$ 

حيث: N يمثل عدد مراحل المسجلات، fc تردد نبضات الساعة.

وعلى هذا يظهر قطار نبضات الدخل متأخراً في الخرج بزمن قدره Δt، كما نجد من العلاقة أنه يمكن التحكم في قيمة التأخير عن طريق التحكم في عدد مراحل المسجل، وتردد نبضات الساعة.


### التحويل من التوالى إلى التوازى:

فيمكن تحويل البيانات من شكل التوالى إلى شكل التوازى باستخدام مسجل إزاحة من نوع SIPO، مكون من عدد من القلابات نوع D0 مساويا لعدد البتات وكما هو مبين فى شكل (6-28)، حيث تدخل البيانات من مدخل التوالى Serial in وتخرج من مخارج التوازى (عدد هذه المخارج يساوى عدد البتات)، كما يحتاج البيان الثنائى لعدد من نبضات الساعة مساوية لعدد البتات، فمثلا عند دخول البيان الثنائى 1101 على مدخل التوالى، فبعد 4 نبضات ساعة تكون الخروج عند المخارج: Q0 و Q1 و Q2 و Q3 و Q0 


شكل (6-28) التحويل من التوالي إلى التوازي

#### التحويل من التوازي إلى التوالى:

يمكن تحويل البيانات من شكل التوازى إلى شكل التوالى باستخدام مسجل إزاحة من نوع PISO، مكون من عدد من القلابات نوع D0 مساويا لعدد البتات وكما هو مبين فى شكل (6-29) حيث تدخل البيانات من مدخل التوالى Parallel in وتخرج من مخرج التوالى Serial out (وهو مخرج واحد) وهنا تمثل النهاية "تحكم الحمل" Load control والتى تسمح بدخول البتات إلى مداخل التوازى عندما تكون فى الحالة العالية HIGH ، فمثلا عند دخول البيان الثنائى 1001 على مداخل التوازى: Q0 و Q0 و Q1 و Q2 و Q3 و Q3 و Q3 و Q4 و Q5 و Q5 و Q9 و Q6 و Q6 و Q8 و Q9 و



شكل (6-29) التحويل من التوازي إلى التوالي

### 6-5-3 العداد الدائري:


إذا تم توصيل خرج التوالى Qo في مسجل الإزاحة الموجود في شكل (6-25) عكسيا لدخل التوالى، عندئذ سنحصل على نبضة محقونة تظل دوارة Circulating، وتعرف هذه الدائرة بـ "العداد الدائري" Ring counter. ويتم حقن النبضة بإدخال: 00001 على شكل توازى بعد مسح القلابات ، فعند تطبيق نبضات الساعة يتنقل هذا لدائرة، ويبين شكل (6-30) أشكال الموجة عند المخارج Q.

وتكون الخروج نبضات تتابعية وغير متراكبة Non-overlapping، وهي ذات فائدة لعدادات حالة التحكم Control-state counters، والمحركات الخطوية

نصميم المنطق الننابعى

motors (أى الذى يتحرك فى خطوات) والتى تتطلب نبضات تتابعية لتدويرها من موضع للتالى.

ويمكن استخدام هذه الدائرة أيضا في إحصاء عدد النبضات، ويمكن قراءة عدد النبضات بملاحظة أي قلاب يكون في الحالة 1، بدون الحاجة إلى دائرة تفسير شفرة Decoding circuitry، ونظراً لوجود نبضة واحدة في الخرج عند كل عدد من نبضات ساعة مقداره N، فإن هذه الدائرة تعرف بـ "عداد قاسم على Divided-by-N counter "N



شكل (6-32) أشكال الموجة لعداد الحلقة


# 6-5-4 العداد الدائري اطجدول:

فى مسجل الإزاحة الموضح فى شكل (6-27)، إذا تم توصيل الخرج  $\overline{Q}_0$  بدخل التوالى نحصل على دائرة تعرف بـ "العداد الدائرى المجدول" Twisted-ring counter


وبعد مسح القلابات وتطبيق نبضات الساعة نحصل على اشكال موجة مربعة Square Waveforms عند خروج Q كالموجودة في شكل Q.

وكما فى النتابع فى العداد الدائرى ، فإن هذا العداد ذو فائدة لعدادات حالة التحكم Control-state counters، وأيضا لتوليد نبضات الساعة المتعددة الوجه، كما أن هذا العداد بــ "عداد قاسم على 2N Divide-by-2N counter " 2N .

ولكشف العدد، فإنه يتطلب بوابات AND بمدخلين، ويبين شكل (6-34) دائرة كشف عداد لــ 5 مراحل.



شكل (6-31) أشكال الموجة لعداد الحلقة الغير متزن



شكل (6-32) دائرة كشف لعداد 5 مراحل حلقة غير متزنة


المُصل السادس

# Sequence generator **مولا النعافب** 5-5-6

مولد التعاقب Sequence generator هي دائرة تقوم بتوليد تعاقب محدد من البتات يتزامن مع نبضات الساعة، ويمكن استخدم هذه المولدات في الآتي:

- 1− العدادات Counters
- 2− مولدات البتات العشوائية Random bit generators
  - 3- مولدات الشفرة Code generators.

ويبين شكل (6-33) التركيب الأساسي لمولد التعاقب.



شكل (6-33) التركيب الأساسى لمولد التعاقب

ويكون الخرج Y دالة في الخروج:  $Q_1$   $Q_0$  ....  $Q_{N-1}Q_{N-2}$ ، وهذا النظام يشبه العداد الدائرى ( $\mathbf{Y} = \mathbf{Q}_0$ )، أو العداد الدائرى المجدول ( $\mathbf{Y} = \mathbf{Q}_0$ ) والتي تعتبر حالات خاصة من مولد التعاقب، ويمكن توضيح تصميم الكاشف من المثال (6-4).

### مثال (6-4):

مطلوب تصميم مولد تعاقب لتوليد التعاقب ...1101011....

#### الحل:

تحدد العلاقة التالية أقل عدد من القلابات N المطلوبة لتوليد تعاقب طوله S:  $S \leq 2^N - 1$ (6-3)

وفي مثالنا هذا نجد أن: 7 = S، ومن العلاقة السابقة فإن أقل عدد من القلابات المطلوبة لتحقيق هذا التعاقب هو: N = 3 إلا أن هذا ليس ضمانا كافياً بؤدي إلى الحل، فإذا أدى التتابع المعطى (...1101011...) إلى 7 حالات محددة، فإن 3 قلابات تكون كافية، وإلا فيكون من المحتم زيادة عددها ، فنكتب حالات الدائرة كما في  $Q_1$  جدول (6-9) وفيه يظهر التتابع المقرر تحت  $Q_2$  أما التتابعين الموجودين تحت و  $Q_0$  فهما يشابهان التتابع تحت  $Q_2$  ولكنهما متأخران بنبضة ساعة للخرج  $Q_1$ ونبضتين ساعة للخرج Q₀.

ومن الجدول نلاحظ أن كل الحالات غير محددة، وهذا يعنى ان عدد 3 قلابات غير كاف، وهنا نفرض عدد 4 قلابات والقيام بتجهيز جدول الحقيقة (6-10) لعدد 4 قلابات بنفس الطريقة التي تم فيها تجهيز جدول الحقيقة (6-9).

جدول (6-10)

	عدد نبضات الساعة	خروج القلابات		
		$Q_2$	$\mathbf{Q_{i}}$	$\mathbf{Q_0}$
	1	1	1	1
	2	1		→1 →
	3 4	0	→ <sub>0</sub>	$\longrightarrow_1$
	5	0	$\rightarrow_{\perp}$	→0
	6	1	0	<u></u> 1
25	· <b>7</b>	1	<b>→</b> 1	→0

ويعطى العمود الأخير دخل التوالي Serial input المطلوب للحصول على التغير المطلوب في الحالة عند تطبيق نبضة الساعة ، ويمكن الحصول على ذلك باستخدام قلابات نوع−D وملاحظة العمود Q3، فمثلا عند الحافة الهابط لنبضة الساعة الأولى يكون الخرج:  $Q_3 = 1$ ، وتكون نبضة الساعة الثانية التي تنتج:  $Q_3 = 1$  لابد أن يكون دخل القلاب نوع-D لها مساويا: 1، وبنفس الطريقة يتم تحديد كل الدخول في

ويبين شكل (6-34) خريطة K-map للجدول (6-11)، أما التعبير المبسط فيُعبر عنه بالعلاقة التالية: القصل السادس

ومن هنا نرى أنه يمكن تصميم دائرة مولد التعاقب من عدد 4 مراحل من قلابات نوع-D ، بينما يمكن التعبير عن دائرة الكاشف بالعلاقة (6-4).

# 6-6 العدادات الغير متزامنة أو المتموجة:

تسمى الدائرة المستخدمة في إحصاء النبضات بـ "العداد" Counter .

وفى القسم السابق تم التعرف على نوعين من العدادات، وفيها وجدنا أن عدد الحالات States فى عداد دائرى بعدد N مراحل يكون مساويا: N وتعرف هذه العدادات بـ "المعاملN" Modulo N (أو القاسمة على N)، بينما تكون عدد الحالات فى عداد دائرى مجدول: N0، وتعرف هذه العدادات بـ "المعاملN2 Modulo N3، وحيث يعبر N4، أو N5 عن عدد الحالات للعداد.

وعند تطبيق النبضات المراد إحصاؤها على العداد، فإن هذه النبضات تأخذ في التغير من حالة إلى حالة، حيث تقوم القلابات الموجودة في دائرة العداد بكشف الخرج لقراءة العدد، ثم تعود الدائرة إلى حالة البدء بعد إحصاء نبضات عددها: N في حالة العداد من نوع المعاملN ونجد أن كلا النوعين من العدادات (الدائري والدائري المجدول) لايستغل القلابات بالفعالية الكافية، فلكل قلاب حالتين، ولهذا فإن عدد N من القلابات يحقق حالات عددها N، أي أنه من الممكن عمل عداد من نوع "المعاملN" باستخدام قلابات عددها N.

#### وأساساً يوجد نوعان من مثل هذه العدادات:

1- العدادات الغير متزامنة Asynchronous، أو ماتسمى بالعدادات المتموجة Ripple . counters

#### -2 العدادات المتزامنة Synchronous


وفى العدادات الغير متزامنة لا يتم توقيت جميع القلابات فى نفس الوقت، بينما تُوقت جميعاً فى نفس الوقت الدائرية، وقت جميعاً فى نفس الوقت فى العدادات المتزامنة، وتعد العدادات الدائرية، والعدادات الدائرية المجدولة من أمثلة العدادات المتزامنة.

الفصل السادس نصيع المنطق الثنابعي

$$Y = \overline{Q_3} + \overline{Q_1} + \overline{Q_0} \tag{6-4}$$

جدول (6-11)

عدد نبضات	خروج القلابات				دخل توالی
الساعة	$Q_3$	$Q_2$	$Q_1$	$Q_0$	عس تو بنی
1	1	1	. 1	1	1
2	1	1	1	1	. 0
3	0	1	1	1	1
4	1	. 0	1	1	0
5	0	1	0 .	1	1
6	1 .	0	1	2 0	1
7	1	1	0	1	1
1	1	1	1	0	1
2	1	1	1	1	0
3	0	1	1	1	. 1
* .	1	0	1	1	0
*	0	1	0	1	1
*	1	0	1	0	1




شكل (6-34) خريطة K-map للجدول (6-11)

فإذا فرضنا أن الإحصاء المتعاقب Count sequence لعداد من 8-بت موجود في جدول (6-11) ، فنجد أن عدد الحالات في هذا التعاقب مساوياً: 8، ومن هنا نحتاج إلى عدد 10 قلاب يُحدد من العلاقة: (10 21) ، ومنه يكون: (11 12) ، أي نحتاج لعدد 13 قلابات، وتكون 14 و 15 و 19 في خروج هذه القلابات والتي يفترض أنها من نوع متبوع—تابع.



حالة العداد		العد	
	$Q_2$	$Q_1$	$Q_0$
0	0	0	0 5
1	· . 0 · · · ·	0 0	1 8
2	0	1 🗸	0 2
3	0 0	1	1 0
4	1 🗸	o Ø	0 \$
5	1	0 5	1 2
6	1	1 \$	9
7	1	1	1 🦃


ونلاحظ من الجدول أن خرج قلاب التأثير الأدنى  $Q_0$  يتغير مع كل نبضة ساعة، وهذا يمكن تحقيقة باستخدام قلاب نوعT ومع: 1=0، ونجد أن الخرج الخرج يحدث له إنتقاله (أى يتغير من 0 إلى 1، أو يتغير من 1 إلى 0) عند أى تغير للخرج  $Q_0$  من 1 إلى 0، ولهذا فعند توصيل الخرج  $Q_0$  بدخل الساعة للقلاب نوعT التالى  $Q_0$  من 1 إلى 0، وعند:  $Q_0$  فإن الخرج  $Q_0$  يتغير متى تغير الخرج  $Q_0$  من 1 إلى 0 (حافة الهبوط لنبضة الساعة)، بالمثل يتغير الخرج  $Q_0$  عند أى تغير للخرج  $Q_0$  من 1 إلى 0 وهذا يمكن تحقيقه بتوصيل الخرج  $Q_0$  بدخل الساعة لقلاب التأثير الأعلى نوع $Q_0$  التالى (FF2)، ومع:  $Q_0$  وفي النهاية نحصل على الدائرة الموضحة في شكل (6–35).



شكل (9-35) دائرة عداد من 3 بت

كما يبين شكل (9-36) أشكال الموجة لخروج العداد.

الفصل السادس



شكل (9-36) أشكال الموجة لخروج العداد

كما يبين شكل (9-37) دائرة الكشف لكشف الإحصاء، وفيه يكون الخرج المناظر للرقم المُحصى فعال منخفض ( Active-low ).


فى خرج الكاشف نجد نبضات كاذبة بمدى زمنى Duration قصير تسمى هذه النبضات بـ "المدببات" Spikes ، ويحدث هذا عند تغير حالة قلابات العداد.

ويحدث هذا بسبب تأخير الإنتشار للقلابات مما يسبب فى عدم تغير حالة القلابات بدقة عند نفس الوقت، أو تتغير حالة قلاب واحد فقط عند أى نبضة ساعة ويمكن التخلص من هذه المشكلة باستخدام دخل نبضة وميض Strobe pulse input

نصميم المنطق الننابعى

الفصل السادس

والتى بواسطتها يحدث الكشف فقط عند وصول القلابات للحالة المستقرة Steady state



شكل (6-37) دائرة الكاشف نعداد 3-بت ثنائي

ويمكن تحديد تردد نبضات الساعة اللازم للتشغيل السليم للعداد من العلاقة:  $1/f \ge (N \cdot t_d) + T_s$ 

حيث :

N: عدد القلابات.

ta : تأخير الإنتشار للقلاب الواحد .

. عرض نبضة الوميض . Ts

#### مثال (5-6) :

فى عداد متموج مكون من 4 مراحل، إذا كان تأخير الإنتشار للقلاب الواحد: 50 ns وكان عرض نبضة الوميض: 30 ns، فإوجد أعلى تردد يلزم للتشغيل السليم للعداد.

#### الحل:

من العلاقة (6-5) يكون أقصى تردد مايلى:

$$f_{\text{max}} = 1/\{(4 \times 50 \times 10^{-9}) + (30 \times 10^{-9})\}\$$
  
= (1/230) x 10<sup>+9</sup> = 4.35 x 10<sup>+6</sup> Hz = 4.35 MHz

### 6-6-1 العدادات النصاعدية والنازلية:

يتم الإحصاء في العداد المبين في شكل (6-35) في الإتجاه التصاعدي، أي يزداد العدد العشرى المكافئ لخرج العداد عند تعاقب نبضات الساعة، ومن الممكن أيضاً عمل عداد يقل فيه العدد العشرى المكافئ لخرج العداد عند تعاقب نبضات الساعة، أي أن العداد يعمل في الإتجاه التنازلي، ويعرف النوع الأول بالعداد التصاعدي UP Counter، بينما يعرف النوع الثاني بالعداد التنازلي DOWN Counter ويمكن تصميم العداد ليحصى في أي إتجاه حيث يعتمد الإتجاه على إتجاه دخل التحكم.


#### 6-6-2 معامل العداد:

تعرف العدادات السابقة بالعدادات المتموجة، حيث أن النبضات المطبقة تتموج من مرحلة إلى مرحلة وهى تعد كما ذكرنا حتى n حيث: n عاد مرحلة وهى تعد كما ذكرنا حتى n مثلا فنختار عدد القلابات من العلاقة (6-6) كأقل عدد من القلابات التى تحقق المعادلة:

$$m \le 2^{N} \tag{6-6}$$

فعند نهایة نبضة الساعة رقم 10،  $(Q_3 = Q_1 = 1)$ ، ومن ذلك یصبح خرج البوابة (G) NAND (G): 0، مما یجعل خرج الماسك: 0 وهذا مایحرر العداد، ومن هنا نجد أن الماسك یستخدم لإبقاء خط المسح عند: 0 لحین مسح القلابین.

شكل (6-38) لتحرير العداد بعد نبضة الساعة رقم 10.



شكل (6-38) دائرة للحصول على عد 10 من عداد 16

# 6-6-3 سلاسك 54/74 للبوائر النكاملية للعدادات غير المنزامنة :

مما سبق تمت دراسة تصميم العدادات غير المتزامنة، وتتاح هذه العدادات في الدوائر المتكاملة MSI والمبينة في جدول (6-12) مع توضيح أهم ماتتميز به كل دائرة.

وتنقسم هذه المجموعة من الدوائر التكاملية كما هو موضح في الجدول إلى 3 مجموعات رئيسة: A و B و C، كما أن جميع هذه الدوائر التكاملية مكونة من 4 قلابات من نوع المتبوع—التابع.


# المجموعة ٨ للدوائر التكاملية للعدادات الغير متزامنة:

ومن أهم مايميزها أنها عدادات إمساك وتحرير Set ,Reset counters، يبين شكل (6–39) التركيب الداخلى الأساسى للدائرة 7490، والمكونة من عدد 4 قلابات موصلة داخليا للحصول على عداد معامل-2  $^{-}$ 6, mod-5 موصلة داخليا للحصول على عداد معامل-2  $^{-}$ 8, وعداد معامل-5  $^{-}$ 9, mod-1 كعداد  $^{-}$ 9, والذى يمكن عملهما منفصلين، أو مرتبطين ، ويعمل القلاب  $^{-}$ 1, و  $^{-}$ 1, و  $^{-}$ 2, مدخلى بينما ترتبط القلابات  $^{-}$ 3, و  $^{-}$ 3, منطق 1 إلى إمساك العداد عند: 1001.

جدول (6-12)

المجموعة	الوصف	رقم الدائرة التكاملية
Α	שבור BCD	74290 6 7490
В	عداد قاسم على 12	7492
В	عداد ثنائی 4 بت	74293 6 7493
С	عداد BCD قابل للتحرير Presettable	74176 ، 74196
С	عداد ثنائي 4 بت قابل للتحرير Presettable	74197 ، 74177
В	عداد عشرة مزدوج	74390
В	عداد ثنائى 4 بت مزدوج	74393
Α	عداد BCD مزدوج	74490

أما الدائرة 74490 فهى تمثل عدادين BCD ولكنهما منفصلين، ويتكون كل منهما من 4 قلابات موصلة جميعا داخليا لتكوين عداد العشرة، كما أن لكل عداد مدخل الإمساك، ومدخل التحرير والموصلين بفعال عند المستوى العالى Active-high.



شكل (6-39) التركيب الداخلي الأساسي للدائرة 7490

### مثال (6-6) :

فى الدائرة التكاملية 7490، إذا تم توصيل الخرج QA بالدخل B، مع تطبيق النبضات عند الدخل A، إوجد العد التتابعي، وأشكال الموجة عند الخروج Q.S.


#### الحل:

بتوصيل الخرج  $Q_A$  بالدخلB، نحصل على العداد 2-mod متبوعاً بالعداد 5-mod ونحصل على العد التتابعي كما في جدول (6-13).

#### جدول (6-13)

الة	- 1		م القلاب	خروع	
عداد	비	$\mathbf{Q}_{D}$	$\mathbf{Q}_{c}$	$\mathbf{Q}_{B}$	$\mathbf{Q}_{A}$
0		0	0	0	0
1		0	0	0	1
2		0	0	1	0
3		0	0	1	1
4		0	1	0	0
5		0	1	0	1
6		0	1	1	0
7		. 0	1	1	1
8		1	0	0	0
9		1	0	0	1
10		0	0	0	0

ويلاحظ أنه عند تغير  $Q_A$  من 0 إلى 1، لاتتغير حالة العداد 5-mod ففى الصفين الأولين يتغير  $Q_A$  من 0 إلى 1، وتظل حالة العداد  $Q_A$  بينما عند تغير  $Q_A$  من 1 إلى 0 تتغير حالة العداد 5-mod إلى الحالة التالية (عند تغير التتابع العددى من 5 إلى 6 يتغير  $Q_A$  من 0 إلى 1، وتتغير حالة العداد 5-mod من 010 إلى 1، ويبين شكل  $Q_A$  أشكال الموجة للخروج  $Q_A$ .



شكل (6-40) أشكال الموجة للخروج Q,s

#### مثال (7-6) :

فى الدائرة التكاملية 7490، إذا تم توصيل الخرج  $Q_D$  بالدخل A ويتم تطبيق النبضات عند الدخل B، إوجد العد التتابعي ، وأشكال الموجة عند الخروج  $Q_s$ .


#### الحل:

بتوصيل الخرج  $Q_D$  بالدخل A و و و النبضات عند الدخل B، نحصل على العداد  $Q_D$  متبوعاً بالعداد  $M_D$  و  $M_D$  و  $M_D$  و  $M_D$  العداد  $M_$ 

#### جدول (6-14)

حالة		خروج القلاب						
العداد	$\mathbf{Q}_{D}$	$\mathbf{Q}_{C}$	$\mathbf{Q}_{B}$	$\mathbf{Q}_{A}$				
0	0	0	0	0				
1	0	0	1	0				
2	0	1	0	0				
3	0	1	1	0				
4	1	0	0	0				
5	<u>,</u> , 0	0	0	1				
6	0	0	1	1				
7	0	1	0	1				
8	0	1	· 1	1				
9	1	0	0	1				
10	0	0	.0	0				

وهنا نجد أن حالات العداد 5-mod تتغير بطريقة تتابع طبيعية، بينما يتغير الخرج  $Q_{\Lambda}$  متى تغير  $Q_{D}$  من 1 إلى 0، ويبين شكل (6-41) أشكال الموجة للخرج  $Q_{\Lambda}$  وهي عبارة عن موجة مربعة Square wave.



شكل (41-6) أشكال الموجة للخرج QA


### مثال (8–6) :

مطلوب تصميم عداد قاسم على 6، باستخدام الدائرة التكاملية 7490.

#### الحل:

يتم أو لا توصيل العداد كعداد قاسم على 10 للعد الثنائي التتابعي العادى كما في المثال (7-6)، ويتم توصيل المخارج 90 و 90 بمداخل الإمساك 11 و12 فبمجرد

وصول كلا الخرجين QC وQC إلى 1، يتحرر العداد ويصبح 000، ويبين شكل (6-42) العداد المتموج القاسم على 6.



شكل (6-42) العداد المتموج القاسم على 6

#### المجموعة B للدوائر التكاملية للعدادات الغير متزامنة:


ومن أهم مايميزها أنها عدادات إمساك Set counters، ويبين شكل (6-43) التركيب الداخلى الأساسى للدوائر 7492 و7493 وهى تماثل فى عملها الدائرة 7490 فيما عدا انه لا يتم تحرير مداخل الإمساك، كما أن العداد 6-mod الدائرة 7490 فيما عدا انه لا يتم تحرير مداخل الإمساك، كما أن العداد 6-mod لايقوم بالعد بتتابع ثنائى مباشر، ويبين جدول (6-14) نتابع العداد 6-Frequency ولاتستخدم هذه الدوائر المتكاملة كعدادات، وإنما تستخدم كمقسمات تردد frequency أما الدائرة 74390 فهى تمثل عدادين BCD، ولكنهما منفصلين (مثل الدائرة 74490 فى المجموعة A) ولكل عداد مدخل إمساك، أما العداد 74393 فهو عداد ثنائى 4 بت مزدوج بمدخل تحرير واحد لكل عداد بفعال—عالى Active-high.

$\mathbf{Q}_{D}$	Qc	Q <sub>B</sub>	Q <sub>A</sub>
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
1	0	0	0 .
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1

#### المجموعة C للدوائر التكاملية للعدادات الغير متزامنة:

الفصل السادس

ومن اهم مايميزها أنها عدادات تحرير وحمل Reset, load counters، ويبين شكل (6-44) التركيب الداخلى الأساسى للدوائر التكاملية لهذه المجموعة. وكل من الدائرتين 74176 و74196 عبارة عن عداد BCD الفرق الوحيد بينهما يكون فى أقصى تردد الساعة الذى يعمل عندها كلاهما، وهو نفس الفرق الذى يفرق بين الدائرتين 74177 و74197 وكلاهما عبارة عن عداد ثنائى 4 بت، وهذان القسمان ماهما إلا إصدارين لعدادات من نوع القابلة للتحرير Presettable للعدادين 7490 و 7493 على التوالى، وفيها يتم مسح العداد بتوصيل منطق 0 على دخل المسح (فعال-سالب ودخل المسح عند المنطق 1، وعندها يتحمل Load input أى رقم ثنائى موجود عند مداخل التحرير إلى داخل العداد.



شكل (6-43) التركيب الداخلي الأساسي للدوائر 7492 ، و 7493 ، و 7429

جدول (6-15)

$\mathbf{Q}_{D}$	<b>Q</b> c	$Q_{B}$
0	0	0
0	0	1
0	1	0
1	0	0
1	0	1
1	1	0

# د (9-6) د د د ا

فى العداد قاسم على 12 للدائرة التكاملية 7492، إذا تم توصيل الخرج  $Q_A$  بالدخل B ، وتم تطبيق النبضات عند الدخل A، إوجد العد النتابعي.

#### الحل:

يبين جدول (6-16) العد التتابعي، ومنه يمكن ملاحظة حدوث قسمة متزامنة على 2 عند الخرج  $Q_0$ ، وعلى 6 عند الخرج  $Q_0$ .

شكل (6-45) دائرة عداد قاسم على 12 باستخدام الدائرة التكاملية 74177

#### تتالى الدوائر التكاملية للعدادات المتموجة:


يمكن الحصول على أي دورة طول Cycle length من العدادات المتموجة بعمل تتالى Cascading للدوائر التكاملية التي تمت مناقشتها مسبقاً، ويتم كشف هذا الطول مع استخدامه لتحرير كل العدادات إلى 0 (لابد من استخدام نبضة الوميض لإزالة البيانات الكاذبة False data).

ويكون ترتيب التوالى لجميع الدوائر التكاملية للعدادات الغير متزامنة متطابقا حيث يذهب خرج المرحلة السابقة QD إلى نهاية طرف دخل نبضة الساعة للمرحلة التالية، مع توصيل جميع مداخل الحمل والتحرير للدائرة ببعضها.

#### مثال (6-11) :

مطلوب تصميم تتالى لعدادين BCD باستخدام الدائرة المتكاملة 74390.

الحل:



شكل (6-44) التركيب الداخلي الأساسي للدوائر التكاملية للمجموعة С

ولإجراء عملية عد طبيعي صاعد UP، يلزم توصيل مدخلي الحمل والمسح المنطق 1.

ويمكن استخدام العداد الثنائي 4 بت كأي عداد متغير mod-n حيث يصل العد إلى (P - 15)، حيث P عدد ثنائي موصل لمداخل التحرير، وبكلام آخر عند تصميم عداد mod-n ، تكون قيمة P مساوية: (n -15)، وعند وصول العداد للعدد: 1111، فيجب أن يُحمَل العداد ثانية، وهذا ممكن بتوصيل بوابة NAND بـ 4 مداخل بين المخارج Q,s و دخل الحمل.

#### مثال (10-6) :


مطلوب تصميم عداد قاسم على 12 باستخدام الدائرة التكاملية 74177 .

#### الحل:

دائرة عداد قاسم على 12 باستخدام الدائرة التكاملية 74177، مبينة في شكل (6-45)، فبمجرد وصول الخروج إلى 1111 ، يُحمَل العداد بـ P، حيث:

$$P = 1111 - 1100 = 0011$$

من المعروف أن الدائرة التكاملية 74390 عبارة عن عداد مزدوج BCD، ولهذا تستخدم دائرة متكاملة واحدة لتصميم تتالى لعدادين BCD، وكما هو مبين في شكل (6-46).



شكل (6-46) تتالى نعدادين BCD باستخدام دائرة متكاملة


#### 6-7 العدادات المتزامنة:

تتميز العدادات الغير متزامنة التي تمت مناقشتها بالبساطة (حيث تستخدم القلابات فقط)، إلا أنها تكون ذات سرعات بطيئة بسبب فعل التموج Ripple action، فعندما يتحول الخرج من 1.....111 إلى 0.....000، فإن ذلك يحتاج لأقصى وقت، وهذا يقيد أو يحدد ترددات تشغيلها.

ويمكن تحسين سرعات التشغيل بحيث تعمل كل القلابات في توقيت واحد، ويؤدى ذلك إلى حصولنا على مايسمى بـ "العدادات المتزامنة" synchronous . counters

ويمكن تصميم هذه العدادات بأى تتابع عددى (لايحتاج لأن يكون تتائى مباشر)، وقبل التصدى لطرق تصميمها فسوف نمعن في الطريقة البديهية.

وبالرجوع إلى العد التتابعي الموجود في جدول (6–11)، نجد أن خرج قلاب التأثير الأدنى  $Q_0$  يتغير مع كل نبضة ساعة، وهذا يمكن تحقيقة باستخدام قلاب نوعT ومع:  $T_0$  ونجد أن الخرج  $T_0$  يتغير عند أي تغير للخرج  $T_0$  من  $T_0$  الحرج  $T_0$  ونجد أن الخرج  $T_0$  بالدخل  $T_0$  القلاب التالى (FF1)، فإن الخرج  $T_0$  سيتغير (من  $T_0$  إلى  $T_0$  أو من  $T_0$  إلى  $T_0$  عندما يكون:  $T_0$  (أي:  $T_0$ )، وسيظل هذا الخرج  $T_0$  غير متأثر عند:  $T_0$  عندما يكون:  $T_0$  بالمثل يلاحظ من الجدول أن الخرج  $T_0$  يتغير عندما يصبح كلا من:  $T_0$ ، و  $T_0$  مساويا:  $T_0$  وهذا يمكن تحقيقه بجعل الدخل  $T_0$  لقلاب التأثير الأعلى (FF2) مساويا:  $T_0$ )، وفي النهاية نحصل على الدائرة الموضحة في شكل (6–47).



شكل (6-47) عداد 3-بت متزامن

### 6-7-1 نصميم العدادات اطنزامنة:

يمكن تصميم العدادات المتزامنة باى إحصاء عددى ومعامل Modulus بالطريقة التالية:

- 1- باستخدام المعادلة (6-6)، يتم حساب عدد القلابات.
- 2- بشكل جدولي مشابه لجدول (6-11)، يتم كتابة التتابع العددي.
- 3- تحديد مداخل القلاب المفروض وجودها لتنفيذ الحالة المرغوبة التالية بعد الحالة الحالية، باستخدام جدول الإثارة للقلاب، أي جدول (6-6).

نبضة، كان:  $Q_0 = Q_0$ ، ومطلوب أن يصبح: 1 عند نهاية نبضة الساعة الأولى، ومن هنا ولتحقيق هذا الشرط، يجب أن تكون قيم Jo و Jo للقلاب FFO (طبقاً لجدول الإثارة - الصف الثاني) هي: 1 و X على التوالي، فيتم إدخالها في الجدول في كل الصفوف المناظرة للنبضة 0 للقلاب FFO، وايضا مطلوب أن يصبح الخرج: Qo عند نهاية النبضة الثانية مساوياً: 0، ولتحقيق هذا الشرط ، يجب أن تكون قيم  $J_0$  و  $K_0$ للقلاب FFO (طبقاً لجدول الإثارة - الصف الثاني) هي: X و 1 على التوالي، فيتم إدخالها في الجدول في كل الصفوف المناظرة للنبضة 1 للقلاب FFO، وبنفس الأسلوب يتم تطبيق ما سبق على العمودين  $Q_1$  و  $Q_2$ ، وإدخال القيم  $Q_1$  و القلاب الأسلوب يتم تطبيق ما سبق على العمودين العمودين العمودين  $Q_2$ . FF2 ، والقيم  $J_2$  و  $J_3$  للقلاب FF1

یتم تجهیز خرائط کارنوف باعتبار:  $Q_1$  و  $Q_2$  متغیرات دخل، ومداخل القلابات كمتغيرات خرج كما هو موضح في شكل (6-48).

$Q_0$ $Q_2$	, 00 5	01	11	10		$Q_0$ $Q_2$	Q <sub>1</sub> 00	01	11	10	
0	1	1	1	1		0	×	×	×	×	
1	×	×	×	×		1	1	1	1	1	
			= 1 a)						= 1 b)		
$Q_2$	2,					$Q_2$	Q <sub>1</sub>				
$Q_0$	00	01	11	10		$Q_0$	00	01	11	10	
0	0	×	×	0		0	×	0	0	×	
1	1	×	×	1		1	×	1	1	×	
			= Q <sub>0</sub>		:				= <b>Q</b> <sub>0</sub> d)		
$Q_0$	Q <sub>1</sub>	01	11	10		$Q_0$ $Q_2$	Q <sub>1</sub> 00	01	11	10	
0	0	0	×	×		0	×	×	0	0	
. 1	0	1	×	×		1	×	×	1	0	-
	L		$Q_0Q_1$		J			K <sub>2</sub> =	Q <sub>0</sub> Q <sub>1</sub> (f)		, .

شكل (48-6) خرائط K-maps للمثال (48-6)

الفصل السادس نصهيم الهنطق الننابعي

4- تجهيز خريطة كارنوف لكل دخل قلاب بدلالة المخارج ومتغيرات الدخل Input variables، ثم تبسيط الخرائط والحصول على التعبيرات المحتصرة.

5- توصيل الدائرة باستخدام القلابات والبوابات الأخرى والمحققة للتعبيرات المختصرة. ويمكن فهم الخطوات السابقة جيدا من الأمثلة التالية .

### مثال (12-6) :

مطلوب تصميم عداد تزامن 3-بت باستخدام قلابات J-K.

يكون عدد القلابات المطلوبة 3، ونفرض أنها: FFO و FF1 و FFO، ونفرض أن مداخلها، ومخارجها كالتالي:

	القلاب	المداخل	الخرج
I	FF0	J <sub>0</sub> , K <sub>0</sub>	$Q_0$
1	FF1	J <sub>1</sub> , K <sub>1</sub>	$Q_1$
	FF2	$J_2$ , $K_2$	Q <sub>2</sub>

ويبين جدول (6-17) العد التتابعي، والدخول المطلوبة للقلابات.

جدول (6-17)

				<del>-                                    </del>	<u> </u>			
	عالة العداد				لقلابات	دخول ا		
	Qı		FFO		F	F1	FF1	
Q <sub>2</sub>		Q <sub>0</sub>	Jo	K₀	J <sub>1</sub>	K <sub>1</sub>	J <sub>2</sub>	K <sub>2</sub>
0	0	0	1	Х	0	×	0	Х
0	0	1	Х	1	1	X	0	X
0	1	0	1	X	×	0	0	X
0	1	1	. X	1 .	x X	1	1	X
1	0	0	1	· x	0	X	×	. 0
1	0	1	X	1	1	X	×	0
- 1	1	-0	1	Х	×	0	×	0
1	1	1	X	1	×	1	x	1
0	0	0	•					
		1 .		l	1	ı	i	1

ويتم تحديد مداخل القلابات بالوسيلة التالية:

بالنظر إلى الأعمدة ( $Q_2$ ,  $Q_1$ ,  $Q_0$ ) لحالة العداد Counter state بالنظر إلى الأعمدة ( $Q_2$ ,  $Q_1$ ,  $Q_0$ ) هذه الأعمدة ككل ومبتدئين من أول صف من العمود، ولنختار العمود Qo، فقبل اول ومن الجدول نجد أن:

$$J_0 = K_0 = 1$$

ويبين شكل (6–49) خرائط K-maps للدخول  $J_1$  و  $J_2$  و  $J_3$ 

$Q_1Q_0$	00	01	11	10	$Q_1Q_0$	00	01	. 11	10
00	0	0	1	1	00	×	×	×	×
01	1	1	0	0	01	×	. ×	×	×
11	×	×	×	×	11	1	1	0	0
10	×	×	×	×	10	0	0	1	1
		J	1		e e		K	ζ,	
$MQ_2$	!				$MQ_2$			-	
$Q_1Q_0$	00	01	11	10	$Q_1Q_0$	00	01	11	10
00	0	×	×	1	00	×	0	1	×
01	0	×	×	0	01	×	0	0	×
11	1	×	×	0	11	×	1	0	×
10	0	×	×	0	10	×	0	0	×
		J	2				K	2	

شكل (49-6) خرائط K-maps للمثال (49-6)

ومن خرائط كارنوف نحصل على التعبيرات المختصرة كالآتى:

$$J_1 = K_1 = Q_0 \overline{M} + \overline{Q}_0 M$$

$$J_2 = K_2 = \overline{M} Q_1 Q_0 + M \overline{Q_1} \overline{Q_0}$$

نصهيم الهنطق الننابعي

الفصل السادس

من خرائط كارانوف نحصل على التعبيرات المختصرة كالآتى:

$$\begin{split} J_0 &= 1 \ , & K_0 &= 1 \\ J_1 &= Q_0 \ , & K_1 &= Q_0 \\ J_2 &= Q_0 \, Q_1 \ , & K_2 &= Q_0 \, Q_1 \end{split}$$

وتكون دائرة العداد الناتجة مثل دائرة الشكل (6-47) .

### مثال (13-6) :

مطلوب تصميم عداد ثنائي 3-بت صاعد/نازل بتحكم إتجاه M ، مستخدما قلابات J-K .

#### الحل:

يبين جدول (6-18) التتابع العددي، ويعمل العداد كعداد صاعد عندما يكون تحكم الإتجاه: (M = 1)، بينما يعمل كعداد هابط عندما يكون تحكم الإتجاه: (M = 1)، ويكون عدد القلابات المطلوبة: 3، كما يتم تحديد مداخلها بنفس الأسلوب المستخدم في المثال السابق.

جدول (6-18)

إتجاه التحكم	اد	عالة العد	<b>\</b>	دخول القلابات					
М	$\mathbf{Q}_2$	$Q_1$	$\mathbf{Q}_{0}$	Jo	K <sub>0</sub>	$\mathbf{J_1}$	K <sub>1</sub>	$J_2$	K <sub>2</sub>
0	0	0	0	1	X	0	X	0	Х
0	0	0	1	Х	1	. 1	Х	0	Х
0	0	1	0	1	Х	Х	0	0	Х
0	0	1	1	Х	1	Х	1	1	Х
0	1	0	0	1	Х	0	X	Х	0
0	1	. 0	1	Х	1	1	X	Х	0
0	1	1	0	1	Х	Х	0	Х	0
0	1	1	1	Х	1	Х	1	Х	1
1	0	0	0	1	. X	1	, x	. 1	Х
1	1	1	1	Х	1	Х	0	Х	0
1	- 1	1	0	1	Х	Х	1	X	0
1	1	0	1	Х	1	0	Х	Х	0
1	1	0	0	1	Х	1	Х	Х	1
1	0	1	1	Х	1	. X	0	0	Х
1	0	1	0	1	X	Х	1	0	Х
1	0	0	1	X	1	0	Х	0	Х
	0	0	0						

ويمكن رسم دائرة العداد باستخدام التعبيرات عاليه .

# مثال (14-6) :

مطلوب تصمیم عداد عشرة تصاعدی مستخدما قلاباتX-L .

#### الحل:

من المعروف ان عداد العشرة له 10 حالات، مما يستدعى استخدام 10 قلابات، وتكون الحالات الستة الباقية غير مستخدمة، ويوضح جدول (6-19) التتابع العددى، وكذلك مداخل القلابات.

#### جدول (6-19)

	عداد	حالة ال	•	دخول القلابات							
Q <sub>3</sub>	$Q_2$	$Q_1$	$Q_0$	Jo	K <sub>0</sub>	$J_1$	K <sub>1</sub>	$J_2$	K <sub>2</sub>	$J_3$	K₃
0	0	0	0	1	Х	0	Х	0	Χ	0	Χ
0	0	0	1	Х	1	1	Х	0	Χ	0	Χ
0	0	1	0	1	Χ	X	0	0	Χ	0	Χ
0	0	1	1	X	1	Х	1	1	Х	0	Χ
0	1	0	0	1	Х	0	Х	Х	0	0	X
0	1	0	1	Х	1	1	Х	Х	0	0	Χ
0	1	1	0	1	Χ	Х	0	Х	0	0	Χ
0	1	1	1	Х	1	Х	1	Х	1	1	X
1	0	0	0	1	Х	0	Х	0	X	Х	0
1	0	0	1	Х	1	0	Х	0	Х	X	1
0	0	0	0			·					,

ويبين شكل (6-50) خرائط كارنوف للدخول :  $J_0$  و  $J_0$  و  $J_1$  و  $J_2$  و  $J_3$  و  $J_3$ 

	$Q_1Q_0$	<sup>2</sup> 00	01	11	10		$Q_1Q_0$	³ 00	01	11	10	ľ
	00	1	1	×	1		00	×	×	×	×	
	<b>01</b>	×	×	×	×	•	01	1	1	×·	1	
	11	×	×	×	×		11	1	1	×	×	
	10	1	1	. ×	×		10	×	×	×	×	
١			)	0					K	0		
	$Q_1Q_0$	00	01	11	10		$Q_1Q_0$	2 00	01	11	10	,
	00	0	0	×	0		00	×	×	×	· ×	
	01	1	1	0	0		01	×	×	×	×	
	11	×	×	×	×		11	1	1	×	×	
	10	×	×	×	×	•	10	0.	0.	. ×	<b>×</b> ;	
ı				$I_1$					K	1		
	$Q_1Q_0$	00	01	11	10	1	$Q_1Q_0$	00	01	11	10	1
-	00	0	×	×	0		00	×	0	. ×.	×	
	01	0	×	· ×	0		01	×	0	×	×	
	11	1	×	×	×		11	×	1	×	×	
	10	0	×	×	×		10	×	0	×	×	
١	<u> </u>	·		$\overline{J_2}$			0.0		, E	<b>C</b> 2		
١	$Q_1Q_0$	200	01	11	10	า	$Q_1Q_0$	00	01	11	10	7
	00	0	0	×	×		00	×	×	×	0	
	01	0	0	×	×		01	×	×	×	1	
	11	0	1	×	×		11	×	×	×	×	
	10	0	0	×	×	1	10	×	<b>x</b>	<b>.</b> ×.	×	1
1		L		.T.					1	ζ,		

شكل (6-60) خرائط K-maps للمثال (6-15)

ملخص/ لكل من هذه المجموعات.

من خرائط كارنوف نحصل على التعبيرات المختصرة كالآتي:

$$J_0 = 1$$
,  $K_0 = 1$ 

$$J_1 = Q_0 \overline{Q_3}$$
,  $K_1 = Q_0$ 

$$J_2 = Q_0 Q_1$$
,  $K_2 = Q_0 Q_1$ 

$$J_3 = Q_0 Q_1 Q_2$$
,  $K_3 = Q_0$ 

ويمكن رسم دائرة العداد باستخدام التعبيرات عاليه .

#### 2-7-6 الغلق Lock out:

في العداد المُوصف في جدول (6-19)، نجد أن الحالات المنطقية:  $Q_3$   $Q_2$   $Q_1$   $Q_0$  الستة والغير مستخدمة هي: 1010 و 1011 و 1010 و 1101 و 1101 و 1101 و وبطريق المصادفة يمكن أن يتواجد العداد في أحد هذه الحالات، ولايمكن معرفة الحالة التالية، كما يمكن أن يذهب العداد من حالة غير مستخدمة إلى حالة أخرى غير مستخدمة، ولايمكن وصوله إلى حالة من الحالات المستخدمة، وهنا يكون العداد غير ذي فائدة في تأدية الغرض المراد منه، ويقال عن العداد الذي تتخذ حالاته الغير مستخدمة هذا الظهور من أنه يعاني الغلق Lock out.

وللتأكد من أنه عند نقطة البدء يكون العداد في حالته الإبتدائية، أو يأتي لحالته الإبتدائية في خلال دورات ساعة قليلة (لحدوث خطأ في العد بسبب وجود ضوضاء ما)، يتم التذود بدائرة منطقية خارجية .

وللتأكد من عدم حدوث القفل، يتم تصميم العداد مفترضين أن الحالة التالية تكون هي الحالة الإبتدائية من كل حالة من الحالات الغير مستخدمة، وبعد ذلك تستمر خطوات التصميم كما تم مناقشته مسبقا.

### 6-7-3 سلاسك 54/74 للدوائر المنكاملة للعدادات المنزامنة :

مما سبق تمت دراسة طريقة تصميم العدادات المتزامنة باستخدام القلابات، وبهذه الطرق يمكن تصميم العدادات بأى إحصاء عددى ومعامل، وتتاح بعض هذه العدادات في الدوائر المتكاملة MSI، وهي مبينة في جدول (6-20) مع توضيح أهم

جدول (6-20)

ماتتميز به كل دائرة، ومع العلم بأن كل هذه الدوائر المتكاملة من النوع ذات

الإشعال بالحافة الموجبة Positive-edge-triggered، أي أن تغيير الحالة والتحميل

المتزامن وكذلك المسح يحدث عند الحافة الذاهبة الموجبة لدخل نبضة الساعة، كما


أن هذه الدوائر ثقسم أساسياً إلى 4 مجموعات: A وB وC وD، وسوف نناقش

المجموعة	أهم مايميزها	الوصف	رقم الدائرة
Α -	Preset تزامنی ، ومسح غیر تزامنی	عداد عشرة صاعد	74160
Α	Preset تزامنی ، ومسح غیر تزامنی	عداد ثنائي صاعد 4-بت	74161
Α	Preset ومسح تزامني	عداد عشرة صاعد	74162
Α	Preset ومسح تزامنی	عداد ثنائی صاعد 4-بت	74163
В	Preset تزامنی ، وبدون مسح	عداد عشرة صاعد/نازل	74168
В	Preset نز امنی ، وبدون مسح	عداد ثنائی صاعد/نازل 4-بت	74169
С	Preset غیر نزامنی ، وبدون مسح	عداد عشرة صاعد/نازل	74100
С	Preset غیر نزامنی ، وبدون مسح	عداد ثنائی صاعد/نازل 4-بت	74191
D	Preset غیر نزامنی ، ومسح	عداد عشرة صاعد/نازل	74192
D	Preset غیر نزامنی ، ومسح	عداد ثنائی صاعد/نازل 4-بت	74193

#### المجموعة ٨ للدوائر التكاملية للعدادات المتزامنة:

يبين شكل (6-51-b) المخطط الوظيفي لهذه الدوائر التكاملية، كما يبين شكل (6-51-b) الجدول الوظيفي، حيث يوجد لهذه الدوائر دخلي تمكين Enable منفصلين ENT وENP وبإمساك أي من هذين الدخلين عند المنطق 0، يتوقف العد بغير تزامن، وعادة يكون الخرج RC (محمول متموج Ripple carry) عند المنطق: 0 إلا أنه يتغير للمنطق 1 متى وصل العداد لأقصى عد له (1001 للعدادات BCD، و1111 للعدادات الثنائية 4-بت)، كما أن إمساك دخل التمكين ENT عند 0 يمنع تغير الخرج RC من المنطق 0 إلى المنطق 1.

 $Q_{\rm c}$  و  $Q_{\rm c}$  من خلال بوابة NAND بطرف المسح  $Q_{\rm c}$  والذي يمسح العداد بمجرد وصول الخرج إلى 1100، وتكون حالات العداد من 0000 إلى 1011، ويبين شكل (52–6) العداد 2001.



شكل (6-52) عداد mod-12

ومن المثال السابق، نجد انه يمكن إيقاف العد عند أى عدد، ويمكن الحصول على أى عداد بأى معامل (حتى أقل من 16 للعداد الثنائي، وحتى أقل من 10 لعداد العشرة)


#### مثَّال (16-6) :

الفصل السادس

مطلوب تصميم عداد قاسم -على -11 Divide-by-11 11 باستخدام الدائرة 74163، مستغلا الخرج RC و دخول التحضير المسبقة Preset inputs.

#### الحل:

للحصول على عداد قاسم-على-11، يُحضر العداد مسبقاً Preset عند العدد الثنائى 0101 (عدد عشرى 5)، وعند وصول العد إلى 1111 يتغير الخرج RC إلى المنطق 1، والذى يستخدم لتحميل البيانات الموجودة عند دخول التحضير المسبقة Preset inputs إلى داخل العداد، ويبين شكل (6-53) دائرة العداد المطلوب.



شكل (a-51-6) المخطط الوظيفي للمجموعة A للدوائر التكاملية للعدادات المتزامنة

الحمل ١	ENP	ENT	Cr	СК	الحالة
0	Х	Х	1	. :1	Preset
1	0	1	1	Х	توقف العد
1	Х	0	1	Х	توقف العد ، وRC غير متمكن
X	Х	Х	0	*	تحرير إلى الصفر
1	1	1	1	1	عد صاعد

شكل (b-51-6) الجدول الوظيفي للمجموعة A للدوائر التكاملية للعدادات المتزامنة

# مثال (6-15) :

مطلوب تصميم عداد معامل -12 mod-12 باستخدام الدائرة التكاملية 74161 .

#### الحل:

الدائرة المطلوب استخدامها هي لعداد ثنائي صاعد -pبت، كما أن مواصفاتها تدخل ضمن الصف الأخير من الجدول الوظيفي (b-51-6)، ويتم توصيل الخرجين 380

<sup>\*</sup> تعنى X للدوائر 74160، و 74161 وتعنى ↑ للدوائر 74162، و 74163.


نصهيم الهنطق الننابعي

#### المجموعة B للدوائر التكاملية للعدادات المتزامنة:

يبين شكل (6-55-a) المخطط الوظيفى لهذه الدوائر التكاملية، كما يبين شكل (b-55-6) الجدول الوظيفى، وفى هذه الدوائر يماثل عمل دخلى التمكين ENP وENT و ENP (b-55-6) الجدول الوظيفى، وفى هذه الدوائر يماثل عمل دخلى التمكين Active-Low وتحدد كما فى المجموعة A فيما عدا أنهما يكونان فعال-منخفض  $U/\bar{D}=1$  يكون العد الإشارة الواصلة إلى طرف النهاية  $U/\bar{D}=1$  إتجاه العد (فعند:  $U/\bar{D}=1$  يكون العد تصاعدياً، وعند :  $U/\bar{D}=1$  يكون العد تتزلياً)، وهنا يكون الخرج RC عادة عند المنطق 1 إلا أنه يتغير للمنطق 0 فى الحالتين الآتيتين:


1- متى وصل العداد القصى عد له في العد التصاعدي .

-2 متى وصل العداد لأدنى عد له فى العد النازل. (1001 للعدادات BCD و 1111 للعدادات الثنائية -2.



شكل (a-55-6) المخطط الوظيفي للمجموعة B للدوائر التكاملية للعدادات المتزامنة

وفى هذه المجموعة لايوجد نهاية طرف مسح Clear terminal، ولهذا فعند الرغبة في إنهاء العد قبل وصول العدد للقيمة القصوى، تستخدم دائرة NAND لكشف



شكل (6-53) دائرة عداد Divide-by-11 نلمثال (6-17)

وعامة وللحصول على عداد قاسم-على-Divide-by-m m فإن دخل التحضير المسبق P يحسب من العلاقة:


P = 16 - m

فللعداد الثنائي 4-بت:

P = 10 - m

ولعداد العشـــرة:

ويبين شكل (6-54) تتالى لعدادات من المجموعة A في حالة إتزان تامة.



شكل (6-54) تتالى لعدادات من المجموعة A في حالة إتزان تامة

إذا كان مطلوب للعداد أن يعد حتى القيمة الأقصى/الأدنى، فيجب توصيل الخرج RC بدخل الحمل، حيث يتم تحميل العد الأصلى عند النبضة التالية لما بعد الوصول للقيمة الأقصى/الأدنى.

ويكون تردد شكل الموجة للخرج (fout)عند الخرج RC مرتبطاً بتردد الساعة (fin) كَالآتي:

للعداد الثنائي 74169:

للعد التنازلي :  $f_{out} = f_{in} / (N + 1)$   $1 \le N \le 15$ 

للعد التصاعدي:  $f_{out} = f_{in} / (16 - N)$   $0 \le N \le 14$ 

لعداد العشرة 74168:

للعد التنازلي :  $f_{out} = f_{in} / (N + 1)$   $1 \le N \le 9$ 

للعد التصاعدي:  $f_{out} = f_{in} / (10 - N)$   $0 \le N \le 8$ 

حيث N هو المكافئ العشرى لدخل التحضير المسبق.

ويشابه تتالى عدادات المجموعة B النتالي المتتبع لعدادات المجموعة A.

# المجموعة C للدوائر التكاملية للعدادات المتزامنة:

هذه المجموعة من الدوائر المتكاملة لها دخل تمكين واحد ENAB وهو فعال-منخفض Active-Low، ويستخدم الخرج MAX/MIN لكشف قيمة العد الأقصبي/الأدني، وهو عادة يكون عند المنطق 0، ثم يصل المنطق 1 عند وصول العد الأقصاه (أي إلى 1001 للعداد 74190، وإلى 1111 للعداد 74191) للعد التصاعدي، أو عند وصول العد لأدناه (أي 0000) للعد التنازلي، كما أن الخرج RC يكون عادة عند المنطق 0، ثم يصل للمنطق 1 عند وصول العداد للنقطة MAX/MIN ويكون دخل CK منخفض، ويبين شكل (a-57-6) المخطط الوظيفي لهذه الدوائر التكاملية، كما يبين شكل (6b-57) الجدول الوظيفي. نصميم المنطق الننابعى الفصل السادس

العدد المناظر للعدد المطلوب، وتوصيل خرج البوابة لنهاية الطرف لدخل الحمل، أما دخول التحضير المسبقة Preset inputs، فيمكن تحضيرها حالة البدء المطلوبة للعداد.


الحالة	CK	U/D	ENT	ENP	الحمل ١
تحضير مسبق Preset	1	X	X	X	0
توقف العد	Х	Х	0	1	1
توقف العد ، وRC غير متمكن	Х	Х	1	X	1
عد تصاعدی	1	1	0	. 0	1
عد تنازلی	1	0	0	0	1

شكل (b-55-d) الجدول الوظيفي للمجموعة B للدوائر التكاملية للعدادات المتزامنة

### مثال (6-17) :

مطلوب تصميم عداد بحالات من 0011 إلى 1100 باستخدام عداد دائرة 74169. الحل :

يكون دخل التحضير المسبق 0011، ويجب أن يعود الخرج للحالة الأصلية بمجرد وصوله القيمة 1100، ولهذا يجب كشف الرقم المناظر للحالة الأعلى المطلوبة وذلك لتحميل العداد ، ويظهر العداد في شكل (6-56).




شكل (6-56) عداد المثال (6-17)

يتم توصيل الخرج RC لكل مرحلة إلى الدخل ENAB للمرحلة التالية، مع توصيل كل مداخل الساعة عند نهاية الدخل CK كل مداخل الساعة عند نهاية الدخل المشترك.

### 3- عمل تتالى للدوائر المتكاملة المتزامنة مع محمول متوازى:


ويبين شكل (6-58) 3 عدادات عشرة متزامنة متتالية التوصيل بمحمول متوازى، وتصل سرعة التشغيل لأقصاها في هذا النوع من التوصيل المتتالى، كما يراعى تقييد عدد المراحل بسبب تحميل الخرج MAX/MIN بالبوابات الخارجية.



شكل (6-58) 3 عدادات عشرة متزامنة باستخدام الدائرة التكاملية متوالية توصيل بمحمول متوازى المجموعة D للدوائر التكاملية للعدادات المتزامنة:

فى هذه العدادات: عند العد التصاعدى تطبق نبضة الساعة عند النهاية الطرفية CK-UP مع توصيل النهاية الطرفية CK-DOWN بمنطق 1، وعند العد التنازلي تطبق نبضة الساعة عند النهاية الطرفية CK-DOWN مع توصيل النهاية الطرفية CK-UP بمنطق 1، وعادة يكون مخرجا الناقل والإقتراض عند المنطق 1.

ويهبط خرج الناقل إلى 0 عندما يظهر العداد عده الأقصى فى العد التصاعدى ويكون CK-UP عند المنطق 1 طالما تعمل



نصهيم المنطق الننابعى

شكل (a-57-6) المخطط الوظيفي للمجموعة C للدوائر التكاملية للعدادات المتزامنة

الحالة	К	CK	D/L	ENAB	الحمل ١
توقف العد	x	Х	Х	1	Х
تحضير مسبق Preset	x	Х	Х	0	0
عد تصاعدی	1	1	0	0	1
عد تنازلی	1	1	1	0	1

شكل (b-57-6) الجدول الوظيفي للمجموعة C للدوائر التكاملية للعدادات المتزامنة

### التوصيل المتتالي لعدادات المجموعة : C


يتم تتفيذ التوصيل المتتالى لعدادات هذه المجموعة بثلاث طرق مختلفة:

1- عمل تتالى للدوائر المتكاملة المتزامنة كدوائر متكاملة غير متزامنة:

يتم توصيل الخرج RC لكل مرحلة إلى الدخل CK للمرحلة التالية وتطبيق نبضات الساعة عند الدخل CK للمرحلة الأولى، وفي هذا ستصبح كل دائرة متزامنة داخل نفسها، أما فيما بين المراحل يصبح النظام ككل كعداد متموج.

2- عمل التتالى للدوائر المتكاملة المتزامنة مع محمول متموج Ripple Carry بين المراحل:

دخل الساعة إلى الدخل CK-UP بغرض العد التصاعدي ، أو إلى الدخل بغرض العد التتازلي .



شكل (60-6) دائرة تغيير دفة دخل انساعة إلى CK-DOWN / CK-UP


### \* وفى نهاية الفصل يمكننا القول:

في هذا الفصل تم التقديم للعنصر الرئيسي في الدوائر التتابعية وهو القلاب، وهو عنصر الذاكرة الأساسى المستخدم في تخزين معلومة رقمية عبارة عن 1 بت، ولقد تمت تغطية الأنواع الأربعة الشائعة من أنواع القلابات بالتفصيل مشتملة تصميمها باستخدام البوابات وهي: S-R و J-K و نوع-T ونوع-D.

كما تمت مناقشة بعض أنظمة الإشعال Triggered systems والتي تساعد بقوة في فهم التشغيل التفصيلي للقلابات والدوائر الأخرى التي تشتمل على قلابات.

كما تم التعرض لأمثلة بسيطة من أمثلة إستخدام القلابات وأجهزة MSI في المسجلات ، والعدادات. نصهيم الهنطق الثنابعى الفصل السادس

الدائرة من الدخل CK-UP، ويبين شكل (a-59-6) المخطط الوظيفي لهذه الدوائر التكاملية ، كما يبين شكل (b-59-6) الجدول الوظيفي.



شكل (a-59-6) المخطط الوظيفي للمجموعة D للدوائر التكاملية للعدادات المتزامنة

الحمل ١	مسح Cr	CK-UP	CK-DOWN	الحالة
Х	1	Х	Х	تحضير مسبق Preset للصفر
1	0	1	1	عد تصاعدی
1	0	1	1	عد تنازلی
0	0	Х	Х	تحضير مسبق Preset
1	0	1	1	توقف العد

شكل (b-59-b) الجدول الوظيفي للمجموعة B للدوائر التكاملية للعدادات المتزامنة

### التوصيل المتتالي لعدادات المجموعة D:

لتنفيذ التوصيل المتتالى لعدادات هذه المجموعة ، يتم توصيل كل من مخرج المحمول ، ومخرج الاستعارة لكل مرحلة ، بكل من دخل CK-UP ودخل CK-DOWN للمرحلة التالية على الترتيب، وتستخدم الدائرة في الشكل (6-60) في تغيير دفة

### تدريبات

#### تدریب (1-6) :

بين أن الدائرة الموضحة في شكل (6-4)، هي نفس الدائرة المرسومة في شكل (6-3)، عندما : S = R = 0

# تدریب (2-6) :

في الدائرة الموضحة في شكل (6-4)، بين أن الخروج لاتتغير إذا:

- الحقول من : S = R = 0 إلى : S = R = 0 أ- تغيرت الدخول من : S = R = 0

S = R = 0 : Q = 1 و Q = 1 إلى Q = 1

## تدریب (6–3) :

حاول القيام بتصميم دائرة ماسك S-R باستخدام بوابتين NOR كل منها بمدخلين .


# تدريب (6-4) :

في دائرة القلاب المبينة في شكل (6-61) وضح مايلي:

 $\cdot$  ( CK و R = 0 و R = 0 ، فإن Q = 1 ) فإن Q = 1 و Q = 0 و Q = 0 ) Q = 0

ب- عند : Pr = 1 و Cr = 0 ، فإن : Q = 0 (غير معتمد على: Pr = 1 ) .

 $\cdot$  S-R ، تؤدى الدائرة وظيفة قلاب متزامن Pr = Cr = 1




شكل (6-61) دائرة قلاب التدريب (6-4):

#### تدریب (6–5) :

الفصل السادس


عين الخرج  $Y_1$  في دائرة الشكل (a-62-6)، وكذلك الخرج  $Y_2$  في دائرة الشكل  $Y_1 = Y_2$ . (b-62-6) ووضيح أن  $Y_1 = Y_2$ .



شكل (6-62) أشكال تدريب (6-5)

### تدریب (6–6) :

حقق الخروج Q، و  $\overline{Q}$  للقلاب المتزامن J-K المبين في شكل (6-63).




شكل (6-63) دائرة التدريب (6-6)


# تدریب (6–7) :

فى الدائرة الموضحة فى شكل (6-64)، يتم تطبيق نبضات الساعة والدخل، والمبين أشكال الموجة لهما فى شكل (6-65). مطلوب رسم أشكال الموجة للخروج

. Edge-triggered و  $\overline{Q}$  و الخان القلاب مُشعل بالحافة Q



شكل (6-64) دائرة التدريب (6-7)




شكل (6-65) أشكال الموجة للتدريب (6-7)

## تدریب (6–8) :

كرر المطلوب في تدريب (6-7) معتبرا القلاب متبوع-تابع.

# تدریب (6-9) :


فى أشكال الموجة المبينة فى شكل (6-66)، ومعتبرًا القلاب من نوع متبوع- تابع، مطلوب رسم شكل الموجة للخرج Q.



شكل (6-66) أشكال الموجة للتدريب (6-9)

#### تدریب (6–10) :

مطلوب تجهيز جدول الحقيقة للدائرة المشار إليها في شكل (6-6)، وبين أنها تؤدي عمل قلاب من نوع-T.




شكل (6-67) دائرة التدريب (6-10)

### تدریب (6–11) :

تحقق من أنه إذا تم توصيل الخرج  $\overline{Q}$  بالدخل D لقلاب نوع D0 فإنه يعمل كمفتاح تبديل Toggle switch .

# تدريب (6-12) :


مطلوب تحقيق تشغيل القلاب نوع-D المبين في شكل (6-68)، والذي يعمل بحافة الإشعال الموجبة Positive-edge-triggered.



شكل (6-68) دائرة التدريب (6-12)

## تدریب (6–13) :

يحتاج محرك خطوى لـ: 4 إشارات كالمبينة أشكالها الموجية في شكل (6-69)، مطلوب تصميم مولد تعاقب لتزويد هذه الإشارات للمحرك.



شكل (6-69) أشكال الموجة لتدريب (6-13)

#### تدریب (6-14):

اكتب التتابع العددي لعداد تتازلي ثنائي 3-بت ، وصمم عداد متموج لهذا التتابع باستخدام القلابات.

## تدريب (6–15) :

صمم عداد متموج ثنائي 4-بت تصاعدي/تنازلي مستخدما تحكم لتنفيذ العد التصاعدي/التنازلي .

### تدریب (6–16) :

صمم باستخدام القلابات ، العدادات المتموجة التالية :

أ- قسمة على 5.

ب- قسمة على 7.

#### تدریب (6–17) :

إلفصل إلسادس

في الدائرة الرقمية 7492 وتمثل عداد متموج قسمة على 12، فعند توصيل المخرج QD بالمدخل A مع تطبيق النبضات عند المدخل B ، فإوجد تتابع العد.

# تدریب (6–18) :

باستخدام الدائرة الرقمية 7492 كما أستخدمت في التدريبين السابقين، صمم العدادات التالية:

أ- قسمة على 7.

ب- قسمة على 9.

ج- قسمة على 11.

### تدریب (6-19) :

حول الدائرة التكاملية 7493 إلى عداد 4-بت تتازلي.

# تدريب (6-20) :

صمم عداد قاسم على 128 باستخدام دو ائر تكاملية 7493.

### تدریب (6–21) :

صمم عداد قاسم على 96 باستخدام دوائر تكاملية 7490 .

### تدریب (6-22) :

صمم عداد قاسم على 78 باستخدام دائرة تكاملية 7493، ودائرة تكاملية 7492 تستخدم كقاسم على 6.

### تدريب (6-23) :

إرسم أشكال موجة الخرج للعداد المرسوم في شكل (6-52).

### تدریب (6-24) :

إرسم أشكال موجة الخرج للعداد المرسوم في شكل (6-53).

تدريب (6–25) :

إشرح عمل الدائرة في شكل (6-54).

تدريب (6–26) :

مطلوب تصميم عداد معامل-12 mod-12 12 تصاعدى باستخدام الدائرة التكاملية 74193، وقارنها بالدائرة المبينة في شكل (6-54).



- äanäa 1–7
- 2-7 اسنجُدام البوابات المنطقية فمه دوائر النوقيت
- 2-2 प्रज्ञी। प्रेरिय एख् विष्यांच्याच्या है। शांविद्या
  - 7-4 العار النكاماية لأشمال شميت
  - 7–5 الدهائر النكاملية للمذبذبات احادية الإسنقرار
    - 6-2 قىقۇمال 6-7
      - दाविचया। 7-7

#### 7-1 مقدمة:

تحتاج معظم الأنظمة الرقمية إلى بعض الأنواع من أشكال الموجة ذات التوقيت Timing، فمثلا تحتاج كل الأنظمة التتابعية الموقتة clocked إلى مصدر من نبضات الإشعال.

وغالبا مايُفضل في الأنظمة الرقمية استخدام أشكال الموجة المستطيلة Rectangular waveforms (بخلاف الأنظمة التناظرية والتي غالبا يُفضل فيها استخدام الإشارات الجيبية Sinusoidal signals)، وتعرف تلك الأجهزة المستخدمة في توليد أشكال الموجة المستطيلة بـ "المذبذبات المتعددة" Multivibrators، والتي يوجد منها 3 أنواع:

- 1- المذبذب الغير مستقر .Astable M.V. أو الحر Free-running.
- One-shot أومذبذب أحادى الإستقرار، Monostable M.V. أومذبذب الطلقة الواحدة -2
  - 3- المذبذب الثنائي الإستقرار Biostable M.V، أو القلاب.F.F.

#### 1- المذبذب الغير مستقر .Astable M.V.

ما هو إلا جهاز تذبذب Oscillator يقوم بتوليد نبضات مستطيلة، وله حالتين شبه مستقرتين Quasi-stable ولايحتاج لأى إشعال، ومن هنا جاءت تسميته بالمذبذب الحر، ويستخدم كمصدر لنبضات الساعة في الدوائر التتابعية.

#### 2 - المتذبذب الأحادى الإستقرار .Monostable M.V

له حالة إتزان واحدة، بمعنى أنه تحت ظروف الحالة الثابتة HIGH)، وعند conditions يكون خرجه ثابتا (أى يكون إما منخفضا LOW أو عالياً الحالة الأخرى تطبيق نبضة إشعال خارجية على الدائرة تتحول حالة الإتزان إلى الحالة الأخرى (أى تتحول الحالة من الحالة المنخفضة LOW إلى الحالة العالية HIGH، أو تتحول الحالة من الحالة العالية HIGH إلى الحالة المنخفضة لالكال وتستمر حالة الدائرة كهذا لفترة زمنية Time duration تعتمد على قيم العناصر المستخدمة في الدائرة، وتعرف حالة الدائرة عندئذ بالحالة الشبة مستقرة Quasi-stable state، حيث تعود

دواثر النوقيث والمحورات

الفصل السابع

الدائرة ثانية إلى الحالة الثابتة دون اية نبضات إشعال خارجية، ويكون عرض نبضة الإشعال Pulse width صغيراً جداً، كما يعتمد عرض نبضة الخرج على الفترة الزمنية التي تظل فيها حالة الدائرة في الحالة شبة المستقرة كما تعزى الدائرة ايضا إلى دائرة الطلقة الواحدة One-shot، حيث أن نبضة واحدة تنتج نبضة واحدة إلا أنها تكون مختلفة العرض، وهذه الدائرة مفيدة في أنها تقوم بتوليد نبضة أطول نسبيا (في حدود بضعة عشرات من المللي ثانية) من نبضة الإشعال الضيقة ، فمثلا يمكن لمعالج دقيق توصيل إشارة signal إلى جهاز خرج لطبع شئ ما بإرسال نبضة، وهذا الجهاز يكون في الغالب جهازاً كهروميكانيكيا أقل سرعة من المعالج، ومن هنا يحتاج إلى بقاء النبضة الواصلة لفترة زمنية أطول وهو مايمكن تحقيقه بدائرة مواءمة مكونة من مذبذب أحادي إستقرار.

### 3- المذبذب الثنائي الإستقرار Biostable، أو القلاب .3

هى الدائرة التى تكون فيها الحالتين مستقرتين، وهذه الدائرة تتحول من حالة استقرار إلى حالة إستقرار أخرى فقط عند تطبيق نبضة إشعال، وغالبا مايستخدم هذا النوع كعناصر ذاكرة فى الأنظمة الرقمية، حيث تمت مناقشة هذه العناصر باستفاضة فى الفصل السابق.

وفى الماضى كان تصميم المذبذبات يتم باستخدام أجهزة محددة كالصمامات المفرغة الثلاثية Vacuum triodes، أو BJTs ...إلخ، إلا أنه بَطْل إستخدامها بعد إمكانية تصنيع المذبذبات على دوائر تكاملية، ولهذا السبب سيتم التعامل مع دوائر المذبذبات المتعددة باستخدام الدوائر التكاملية المختلفة ، حيث يمكن أن تكون الدوائر التكاملية المستخدمة كالآتى:


- 1- بوابات منطقية.
- 2− مكبرات العمليات Operational Amplifiers.
  - 3- مذبذبات أحادية الإستقرار.
    - 4− مؤقتات Timers.

### 7-2 استخدام البوابات المنطقية في دوائر التوقيت:

يمكن إستخدام البوابات المنطقية في توليد النبضات المطلوبة في الأنظمة الرقمية، ويتم تصميم وتحليل دوائر هذه البوابات بسهولة، إلا أن فقر هذه الدوائر إلى الدقة في هذه الدوائر يؤدي إلى تقييد استخدامها نوعا ما في التطبيقات.

# 7-2-1 المنبنب الغير مسنقر:

يبين شكل (a-1-7) دائرة مبسطة لمذبذب غير مستقر يستخدم البوابات، وتعمل دائرة هذا المذبذب بنفس قاعدة مذبذب RC phase-shift oscilator"، حيث أن إزاحة الإتجاء مشروطة بزمن تأخير الإنتشار للعاكسات Invertors.



شكل (a (1-7) مذبذب حر يستخدم عاكسات -a (1-7) شكل الموجه عند المخارج المختلفة

فنفرض مثلا انه عند الزمن: t=0 يتغير t=0 وهو دخل العاكس t=0 منطق t=0 الله منطق t=0 المنطق t=0 المنطق t=0 المنطق t=0 المنطق t=0 المنطق t=0 الإنتشار للعاكس t=0 فإن هذا الخرج t=0 يظل منطق t=0 المدة هذا الزمن t=0 وبعده (أى عند الزمن: t=0 يتغير إلى منطق t=0 وهذا أيضاً يسبب تغير خرج العكس t=0 ودخله عند الزمن: t=0 كان منطق t=0 إلا أنه وبسبب زمن تأخير الإنتشار معاكس (دخله عند الزمن: t=0 كان منطق t=0 لمدة هذا الزمن t=0 وبعده (أى عند الزمن: t=0 عند الزمن: t=0 وعند الزمن: t=0 منطق t=0 يتغير المنطق t=0 منطق t=0 المنطق t=0 المنطق t=0 وتستمر هذه العملية بشكل الخرج t=0 منطق t=0 وتستمر هذه العملية بشكل

ويبين شكل (b,c,d-1--1) أشكال الموجه المختلفة، ومنها يمكن حساب زمن الدورة Time period للخرج، ويرمز له بالرمز T كالآتى:

$$T = 6 \Delta t \tag{7-1}$$

ويكون  $\Delta t$  لبوابات المنطق TTL في الحدود: 10 ns، أي أن: T = 60 ns، ومنها يصبح يصبح تردد عمل الدائرة:


$$f = 1/T = 1/60 \times 10^{-9}$$

≈ 16.6 MHz

وفى هذه الدائرة لايوجد أى نوع من التحكم فى تردد الموجة المربعة، كما أنه من الصعب تحديد زمن تأخير الإنتشار للبوابة المنطقية بدقة وبالتالى تحديد قيمة تردد الموجة المربعة، ومن هنا لا يمكن إستخدامها فى نظام يتطلب ترددات دقيقة ومتزنة، إلا أنه ولبساطة هذا النوع من الدوائر فإنها مفيدة متى تطلب الأمر الحصول على نبضات إشعال عالية التردد بدوائر رخيصة التكليف، كما أنه من الممكن الحصول على تحكم فى تردد الموجة المربعة باستخدام عناصر زمنية (المقاومة والمكثف).

#### 7-2-2 مذيذب أحادي إسنقرار:

يبين شكل (7-2) مذبذب احادى إستقرار يستخدم البوابات.



شكل (7-2) مذبذب احادى إستقرار

وتحت ظرف الحالة الثابتة، يكون الجهد على المقاومة R ( $v_R = 0$ )، أى يكون دخل العاكس عند المنطق 0، ومنه يصبح خرجه  $v_0$  عند المنطق 1، والأن وعند تطبيق نبضة الإشعال عند أحد مدخلى البوابة NAND (أى يصبح كلا من مدخليها عند المنطق 1)، وبالتالى يصبح خرجها منطق 0.

مما سبق نرى أن حالة الإتزان لهذه الدائرة تتحقق بوجود الخرج  $v_0$  عند المنطق 1، (ويمكن التأكد من أن وجود الخرج  $v_0$  عند المنطق 0 لايحقق حالة إتزان للدائرة).


أما إذا تغيرت نبضة الإشعال من المنطق 1 إلى المنطق 0 (أى يصبح احد مدخلى البوابة NAND عند منطق 0) فبالتالى يصبح خرجها منطق 1، ومناظرة لذلك يصبح الجهد  $v_R$  عند المنطق 1، ومنه يتحول خرج العكس  $v_0$  إلى المنطق 0 والذى يعود لأحد دخلى بوابة NAND ممسكا خرجها عند المنطق 1، ومع إزدياد الخرج  $v_0$  أسيا بثابت زمن قدره:  $v_0$  = 3 يقل الجهد  $v_0$  إلى أن تصل قيمته إلى المنطق 0 والذى يؤدى بالتالى إلى تغير الخرج  $v_0$  إلى المنطق 1.

وبمجرد وصول دخلى البوابة NAND إلى المنطق 1، يصبح خرجه منطق 0 ويبدأ المكثف في التفريغ خلال الدائرة الخارجية للبوابة NAND وتأتى الدائرة إلى الحالة الثابتة (ولا يجب إشعال الدائرة خلال فترة إستعادة الحالة).

دوائر النوقيث والمحولات

ويبين شكل (7-3) اشكال الموجة للمذبذب أحادى إستقرار .

الفصل السابع




شكل (7-3) اشكال الموجة للمذبذب أحادى إستقرار

ومن الصعوبة الحصول على القيمة الدقيقة لفترة النبضة T وذلك بسبب عدم التأكد من قيم الجهود لمستوى المنطقين 1 و0 وأيضا زمن تأخير الإنتشار للبوابات، إلا أن هذه الدائرة مفيدة لبساطتها، ورخص ثمنها.

# 7-3 مكبرات العمليات وإستخداماتها في دوائر التوقيت:

مكبر العمليات Operational Amplifier (وللتبسيط يعرف بــ: OP AMP) هو مكبر تيار مستمر ذو كسب عالى جدا، وأساسا كان يُصمم باستخدام الصمامات المفرغة لأداء العمليات الحسابية كالجمع والضرب في ثابت والتفاضل والتكامل ...إلخ، كما أنه كان احد الأجزاء 0الأساسية في بناء الحاسبات التناظرية، وبمرور الزمن أصبح

متوفراً كدائرة تكاملية خطية. وبسبب رخص ثمنها، وتعدد استخداماتها واعتماديتها أصبحت شائعة الأستعمال، ويتواجد هذا المكبر في تطبيقات توليد أشكال الموجة المربعة والمثلثة والنبضية والماسحة Sweep والسلمية Staircase.



شكل (4-7) مكبر عمليات OP AMP

ويبين شكل ( $^{-}$ ) مكبر عمليات، وللمكبر مدخلين ( $^{-}$ )و ( $^{+}$ ) ويعرف الأول بين المدخل العكس Inverting input بينما يعرف الآخر بــ: مدخل غير العكس Inverting input، ويطبق جهد الدخل  $^{1}$  بين المدخل العكس والأرضى، في حين يطبق جهد الدخل  $^{1}$  بين المدخل غير  $^{-}$ العكس والأرضى غير موجود في الشكل، إلا أنه مأخوذ من أرضى المنابع  $^{1}$  و  $^{1}$  أما الخرج  $^{1}$  فمأخوذ بين نهاية المخرج والأرضى فإذا كان  $^{1}$  هو فرق في الجهد بين جهدى الدخل  $^{1}$  و  $^{1}$  أو أن

 $V_i = V_1 - V_2$ 

فإن جهد الخرج ٧ يعتمد على هذا الفرق ٧ بحيث يكون:

$$V_o = A_v \cdot V_i \tag{7-2}$$

حيث:

 $A_v$ :  $A_v$ :

ومن المعادلة (2-2) نلاحظ أن قطبية جهد الخرج مثل قطبية جهد دخل غير – العكس، وعكس قطبية جهد دخل العكس.

# 7-3-7 مكبر العمليات كمقارن:

يمكن استخدام مكبر العمليات كمقارن تناظرى فى مقارنة إشارتين تناظريتين، حيث يتم تطبيق إشارتى المقارنة عند المدخلين وتتبين المقارنة من قطبية جهد الخرج، كما تكون V<sub>sat</sub> هى قيمة جهد الخرج، وهو يمثل وحدة البناء الأساسية المطلوبة فى مولدات أشكال الموجه الغير جيبية.

# : (1−7) مثال

الفصل السابع

إوجد أشكال موجة الخرج لمكبر عمليات تحت الظروف التالية:

أ- مدخل العكس موصل بالأرضى، ومطبق إشارة جيبية بقمة 40 عند مدخل غير -العكس.

ب- مدخل غير -العكس موصل بالأرضى، ومطبق إشارة جيبية بقمة 4V عند مدخل العكس.

ج- مطبق جهد قيمته 3V+ عند مدخل العكس ، ومطبق إشارة جيبية بقمة V 5 عند مدخل غير -العكس.

#### *لحل* :

أ- يبين شكل ( $a^{-5}$ -7) الدائرة وفيها مدخل العكس موصل بالأرضى، بينما مدخل غير العكس موصل بجهد المنبع، كما يبين شكل ( $b^{-5}$ -7) شكل الموجة للخرج  $V_s$  وشكل ( $c^{-5}$ -7) شكل الموجة للخرج  $V_s$ 

شكل (7-5) الدائرة ، وأشكال الموجة للمثال (3-1-a)

فعند مرور الدخل بالصفر أثناء تغيره من القيمة السالبة إلى القيمة الموجبة، يتغير تبعا لذلك الخرج من  $V_{\text{sat}}$  - إلى  $V_{\text{sat}}$  - إلى  $V_{\text{sat}}$  - إلى القيمة السالبة، يتغير تبعا لذلك الخرج من  $V_{\text{sat}}$  - إلى تغيره من القيمة الموجبة إلى القيمة السالبة، يتغير تبعا لذلك الخرج من  $V_{\text{sat}}$  - الى  $V_{\text{sat}}$ 

ب- ومع توصيل مدخل غير –العكس بالأرضى وتطبيق جهد المنبع إشارة عند مدخل العكس كالدائرة المبينة في شكل (a-6-7)، كما يبين شكل (b-6-7) شكل الموجة للدخل  $v_s$ ، وشكل  $v_s$  شكل الموجة للخرج  $v_s$ .

ج- بتطبیق جهد مرجعی  $V_{ref}$  Reference voltage قیمته  $V_{ref}$  Act العکس، و تطبیق إشارة جیبیة بقمة  $V_{ref}$  5 عند مدخل غیر العکس کالدائرة المبینة فی شکل و تطبیق إشارة جیبیة بقمة  $V_{ref}$  5 عند مدخل غیر  $V_{ref}$  6 عند مدخل غیر  $V_{ref}$  6 متی کان أقل من  $V_{ref}$  7 متی کان أقل من  $V_{ref}$  6 متی کان أقل من  $V_{ref}$  6 متی کان أقل من کان گار کان کان گار کان گار کان کان کان گار کان کان گار کان کان گار کان کان کان کان کان کان گار کان کان گار کان کان گار کان کان کان گار کان کان کان گار کان کان گار کا


مثال (2-7) :

الفصل إلسابع

عند تطبيق شكل الموجة المثلثة المبينه في شكل (a-8-a) على الدائرة المبينة في شكل (a-6-a), فمطلوب معرفة شكل موجة الخرج، وعند تعرض الدائرة لضوضاء كما هو ممثل في شكل (a-9-a) فاوجد أشكال الموجة الدخل والخرج الفعالة.


#### الحل:

أ- في هذه الدائرة يكون:  $0 = V_{ref} = 0$ ، ولهذا يتغير الخرج متى مر الدخل بالنقطة صفر، ويبين شكل (b-8-7) شكل الموجة للخرج.




(a-6-7) شكل -a (8-7) شكل موجة مثلثة مطبقة على دائرة المقارن فى شكل -a (8-7) شكل الموجة للخرج

والتبسيط ، نفرض أن جهد الضوضاء يأخذ شكل الجيب ، وياخذ الدخل (b-9-7) أما خليط من شكل الموجة المثلثة والضوضاء كما هو مبين في شكل (c-9-7) فيبين شكل الموجة للخرج والذي يبين التحول الإنتقالي الكاذب لشكل موجة الخرج بسبب الضوضاء.




شكل (6-7) الدائرة وأشكال الموجة للمثال (1-7)




شكل (7-7) الدائرة وأشكال الموجة للمثال (c-1-7)

ويبين شكل (a-10-7) دائرة إشعال شميت، حيث تطبق تغذية عكسية موجبة ويبين شكل (a-10-7) دائرة إشعال شميت، حيث: بأخذ جزء  $V_f$  من جهد الخرج Fraction وإدخاله على المدخل غير  $V_f = R_2 \, V_0 \, / \, (R_1 + R_2)$ 



شكل -a (10-7) ه حاكس إشعال شميت -b دائرة عاكس إشعال شميت -b منحنى الدخل-الخرج بنقصان -b منحنى الدخل-الخرج الكامل -d



شكل (7-9) دائرة المثال (b-2-7) ، اشكال الموجة للدخل والخرج

# 7-3-2 اطقارن اطنجدد:

حيث أنه من غير الممكن إزالة جهد الضوضاء فيكون من المستحسن منع الدائرة من الإحساس بهذه التغيرات الكاذبة عند الدخل، وهذا مايمكن تحقيقة باستخدام تغذية عكسية موجبة في الدائرة وبما يشار إليه بـــ "المقارن المتجدد" Regenerative comparator

فلندع:  $V_i = V_i$  و  $V_i < V_j$  ، فإذا كانت  $V_i$  في الإزدياد فسيظل الخرج  $V_i$  ثابتا عند القيمة  $V_i$  ومنه يكون:

$$V_f = R_2 V_{sat} / (R_1 + R_2)$$

والذي يظل أيضا ثابتا حتى:

$$V_1 = V_1 = \{ R_2 / (R_1 + R_2) \} . V_{sat}$$
 (7-3)

Upper-triggering "جهد الإشعال الأعلى"  $V_1$  والذي يعرف بـ "جهد الإشعال الأعلى"  $V_1$  ويبين شكل (Voltage  $V_{0}$ ) يتحول الخرج  $V_1$  إلى  $V_{sat}$  ويظل هكذا طالما  $V_1 > V_1$  ويبين شكل (b-10-7) منحنى العلاقة بين الدخل والخرج.

وعند:  $V_i > V_i$  یکون الجهد عند مدخل غیر –العکس  $V_i$ :

$$V_f = -\{R_2 / (R_1 + R_2)\} \cdot V_{sat}$$

وبنقصان  $V_1$  يظل الخرج عند  $V_{\text{sat}}$  - حتى يصبح  $V_1$  مساوياً :  $V_2$  حيث:

$$V_2 = -\{R_2 / (R_1 + R_2)\} V_{sat}$$
 (7-4)

Lower-triggering "جهد الإشعال الأدنى" الجهد  $V_{\rm I}$  (والذى يعرف بس "جهد الإشعال الأدنى"  $V_{\rm I}$  (voltage  $V_{\rm IT}$ ) يتحول الخرج  $V_{\rm I}$  المنحنى المميز للعلاقة بين الدخل والخرج، كما يبين شكل (c-10-7) منحنى العلاقة بين الدخل والخرج الكامل، وحيث تقطع الأجزاء التى بدون أسهم فى منحنى العلاقة بين الدخل والخرج الكامل، وحيث تقطع الأجزاء التى بدون أسهم فى كلا الإتجاهين، بينما يمكن الحصول على الأجزاء ذات الأسهم بتغير  $V_{\rm I}$  كما هو مشار بالأسهم، كما يبين هذا المنحنى فعل التخلف Hysteresis فعل التخلف ويسمى الفرق بين الجهدين  $V_{\rm IT}$ ،  $V_{\rm IT}$  بجهد التخلف Hysteresis voltage ويرمز له

### مثال (7-3) :

اً - فى دائرة إشعال شميت المبينة فى شكل (a-10-7)، إذا كان:  $V_{sat}=13\ V_{UT}$  في دائرة إشعال شميت المبينة فى شكل ( $V_{LT}=0$ )، إذا كان:  $V_{UT}=0$ 

- إذا كان :  $v_i = 5 \sin \omega t$  الموجة لجهد الخرج.

الحل:


أ- \*لإيجاد ٧٠٠:

 $V_{UT} = \{0.1/100.1\} . 13 = 13 \text{ mV}$ 

\* لإيجاد ٧١٠ :

 $V_{LT} = \{0.1/100.1\} . (-13) = -13 \text{ mV}$ 

ب- يبين شكل (7-11) أشكال الموجة للدخل والخرج للدائرة.




شكل (7-11) أشكال الموجة للدخل والخرج لدائرة المثال (3-3)

#### تحديد جهد الخرج:

فى مكبر العمليات نجد أن مستويات جهد الخرج محددة بين  $V_{sat} + V_{sat} + V_{sat}$  ومعتمدة على جهود التغذية، وممكن ألا تناسب مستويات هذه الجهود لمستويات جهود مطلوبة لحمل خاص، فمثلا تتطلب عائلة TTL جهود دخل فى حدود  $V_{sat} + V_{sat} + V_{sat}$  و  $V_{sat} + V_{sat} + V_{sat$ 

تقوم بدمج وتوحيد Integrate جهد الخرج  $V_0$ ، كما أن الجهد خلال المكثف C يطبق على المدخل العكس بدلا من الإشارة الخارجية.



شكل (7-13) المذبذب الغير مستقر

فإذا كان:  $0 < V_i < 0$  فيكون:

 $V_0 = V_Z + V_D = V_0$ 

أما إذا كان : 0 < v<sub>i</sub> ، فيكون:

 $V_0 = -(V_Z + V_D) = -V_0$ 


ونفرض أنه عند لحظة ما عندما يكون  $V_i < 0$ ، لهذا يكون :  $V_0 = V_0$ ، ويكون الجهد عند المدخل غير –العكس:

$$= R_2 V_0 / (R_1 + R_2)$$

 $= \beta V_0$ 

 $\beta = R_2/(R_1 + R_2)$ :

ويبدا المكثف C في الشحن أسياً في إتجاه الجهد Vo بثابت زمني قيمته:  $R_f.C$  ويظل جهد الخرج ثابتاً عند القيمة  $V_0$  حتى يصبح الجهد عبر المكثف مساويا:  $V_0$  وهو في الوقت نفسه يكون مساويا:  $V_{0T}$ ، فعنده يتغير جهد الخرج  $V_0$  إلى الجهد  $V_0$ ، وهنا يتغير الجهد  $V_0$  أسياً في إتجاه الجهد  $V_0$ - بنفس الثابت الزمني، ثم يتغير



شكل (7-12) دائرة مقارن بجهد خرج محدد

وفى هذه الدائرة حساب كل من جهد الإشعال الأعلى  $V_{UT}$ ، وجهد الإشعال الأدنى  $V_{LT}$  كالآتى:

$$V_{UT} = \frac{R_2}{R_1 + R_2} (V_{Z1} + V_D) + \frac{R_1}{R_1 + R_2} V_R$$
 (5-7)

$$V_{LT} = -\frac{R_2}{R_1 + R_2} (V_{Z2} + V_D) + \frac{R_1}{R_1 + R_2} V_R$$
 (5-8)

حيث:

 $V_{\rm D}$ : جهد الإنحياز الأمامي للدايود ( $V_{\rm D}$  ») .

V<sub>21</sub> ، و V<sub>22</sub> : جهود الدايودات.

 $V_i$  وتكون جهود الخرج:  $(V_{Z1}+V_D)$  و  $(V_{Z1}+V_D)$  - ، وإذا تم إدخال إشارة الدخل بدلا من الجهد المرجعي  $V_R$  ، وإدخال الجهد المرجعي  $V_R$  عند مدخل العكس فنحصل على مقارن غير عكس.

### 7-3-3 اطنبنب الغير مستقر:


المذبذب الغير مستقر هو مولد نبضات مربعة Square-wave generator والشكل (7-13) عبارة عن دائرة المقارن التي تمت مناقشتها في الجزء السابق، وفيها دائرة مرشح تردد منخفض Low-pass RC (المكونة من المقاومة  $R_{\rm r}$  و المكثف  $R_{\rm r}$ 

#### عامل دورة العمل (D.C.) Duty cycle

ويطلق هذا المعامل على أشكال الموجة المربعة الغير متماثلة Unsymmetrical وهو يمثل النسبة المئوية لزمن بقاء الخرج عند المستوى العالى HIGH، أى :

D.C. = 
$$\{T_{ON}/(T_{ON} + T_{OFF})\}$$
. 100 (7-9)

حيث : كل من Ton، و Toff مبينة في شكل (7-15)




شكل (7-15) تعريف Ton ، و Toff لموجة مربعة متكررة

### 7-3-4 منين احادي الاستقرار:

المتذبذب الأحادي الإستقرار .Monostable M.V له حالة إتزان واحدة يظل عليها حتى تطبق نبضة إشعال تتحول الدائرة على أثرها إلى الحالة الأخرى (أى تتحول الحالة من الحالة المنخفضة LOW إلى الحالة العالية HIGH، أو تتحول الحالة من الحالة العالية HIGH إلى الحالة المنخفضة LOW)، وتعرف حالة الدائرة عندئذ بالحالة الشبة مستقرة Quasi-stable state، وتستمر حالة الدائرة كهذا لفترة زمنية Time duration، وتتوقف هذه الفترة الزمنية T على قيم العناصر المستخدمة في الدائرة، ثم تعود بعدها إلى حالة الإستقرار دون اية نبضات إشعال خارجية، ومن هنا نجد أن الدائرة تقوم بتوليد نبضة خرج مفردة كإستجابة لنبضة دخل مفردة،

الخرج ٧٥ مرة ثانية من ٧٥- إلى ٧٥+ عندما يصبح الجهد عبر المكثف مساوياً: اشكال الموجة  $V_{LT}$ ، وهو في الوقت نفسه يكون مساويا:  $V_{LT}$ ، ويبين شكل (7–14) اشكال الموجة لكل من جهد المكثف  $V_c$ ، وجهد الخرج  $V_0$ .



شكل (7-14) اشكال الموجة لكل من جهد المكثف Vc ، وجهد الخرج Vo

وتتحدد المدة الزمنية Time period والتي يرمز لها T والتي تخص شكل الموجة المربعة باستغلال الشحن والتفريغ للمكثف، حيث يحدد الجهد عبر المكثف Vc عند شحنه من  $\beta V_0$  - إلى  $\delta V_0$  كالآتى:

$$v_c = V_0 [1 - (1 + \beta) e^{-t/\tau}]$$
 (7-7)

حیث: T = R<sub>f</sub>.C

فعند: t = T/2، یکون : در t = T/2 فعند: ایکون :

$$T = 2 \tau \ln \{ (1+\beta)/(1-\beta) \}$$

$$= 2 R_f.C \ln \{ 1 + (2R_2/R_1) \}$$
(7-8)


و لايعتمد تردد الموجة المربعة: (f = 1/T) على الجهد ٧٥، ويكون للدائرة السابقة حالتين شبه إستقرار، حيث يظل الخرج عند أحدى هاتين الحالتين لفترة زمنية T1، ثم إنتقال فجائي إلى الحالة الثانية ويظل فيها لفترة زمنية T2، وتتكررهذه الدورة للفترة الزمنية (T = T<sub>1</sub> + T<sub>2</sub>)، ومن هنا تعرف هذه الدائرة بالمذبذب الغير مستقر .Astable M.V. أو الحر Free-running،

الفصل السابع

والدايود  $D_1$  في إنحياز عكسى، وعندما يصبح الجهد  $V_c$  أكثر سالبية من:  $\beta$   $V_0$  -، يصبح جهد الدخل  $V_i$  سالباً، وبالتالى يعود الخرج إلى الجهد  $V_i$  +.

ويتضح من التحليل السابق أن للدائرة حالة إستقرار واحدة ، وحالة واحدة شبه مستقرة، كما أن عرض نبضة الإشعال  $T_p$  يجب أن يكون أقل بكثير من زمن نبضة الخرج T، كما أن الدايود  $D_2$  مستخدم لتفادى أى عطب Malfunction فى الدائرة يحدث بسبب أى سنون ضوضاء موجبة تتواجد فى خط الإشعال.

ويبين شكل (7–17) نبضة الإشعال، وأشكال الموجة للجهدين  $V_c$ ، و  $V_c$ 




شكل(7-7) نبضة الإشعال ، وأشكال الموجة للجهدين Vc ، و vo

وخلال حالة شبه الإستقرار، يحسب الجهد Vc من العلاقة:

ومن هنا جاءت تسميتها بدائرة الطلقة الواحدة One-shot، أو دائرة الطلقة المفردة . Single-shot

وقد تم تعديل المذبذب غير المستقر المبين في شكل (7-13) ليعمل كمذبذب أحادى إستقرار بتوصيل دايود  $D_1$  على التوازى مع المكثف  $V_0$  عند الجهد  $V_0$  (جهد الإنحياز الأمامي للدايود ويساوى تقريباً  $V_0$  خلال الرحلة الموجبة.

وتحت ظرف الحالة الثابتة ، تظل هذه الدائرة في حالتها المستقرة بجهد الخرج  $v_0$  عند:  $v_0$  ويُمسك جهد المكثف  $v_0$  عند الجهد  $v_0$  وعند:  $v_0$  وعند:  $v_0$  وعند:  $v_0$  عند الجهد  $v_0$  عن:  $v_0$  عن  $v_0$  هذه الدائرة – تحت ظرف الحالة الثابتة – لايمكن أن تكون في حالة أخرى، كأن يكون جهد الخرج  $v_0$  عند:  $v_0$  مثلا)، ويمكن نقل حالة الدائرة إلى الحالة الأخرى، بتطبيق نبضة إشعال سالبة ذات سعة أكبر من:  $v_0$  عند المدخل غير –العكس ومن خلال دائرة مرشح تردد عالى  $v_0$  الجارة الكاملة المذبذب أحادى الإتجاه في شكل  $v_0$  ودايود  $v_0$  وكما يتضح في الدائرة الكاملة المذبذب أحادى الإتجاه في شكل  $v_0$ 



شكل (7-16) دائرة المذبذب أحادى الإنجاه


وعند تطبیق نبضة الإشعال یصبح جهد الدخل  $V_1$  موجباً مسبباً تغیر حالة الدائرة  $(V_0 - V_0)$  و هنا یُشحن المکثف  $(V_0 - V_0)$  أسیاً بثابت زمنی:  $(V_0 - V_0)$  فی إتجاه  $(V_0 - V_0)$ 

جدول (7-1)

الوصف	رقم الدائرة
مشعلات شمیت : بوابة NAND بـــ 4-مدخل ، مزدوجة	7413
16 عاكسات مشعلات شميت	7414
مشعلات شمیت : بوابة NAND بـــ 2-مدخل ، رباعیة	74132

وتُمثُّل رموز هذه الدوائر كالآتي :

### 7-4-7 مولد الموجة المربعة في دوائر إشعال شميت :



شكل (7-18) مولد موجة مربعة في دوائر إشعال شميت

باستخدام عاكس إشعال شميت يمكن عمل مولد موجة مربعة بسيط جدا كما هو مبين في شكل (T-18) فعندما يكون الخرج  $V_0$  عالى HIGH، يُشحن المكثف  $V_0$  بثابت زمنى قدره: T= RC، وعند وصول جهد المكثف  $V_0$  إلى القيمة:  $V_0$ , يتغير الخرج  $V_0$  ليصبح منخفضاً  $V_0$ ، عندئذ يُفرغ المكثف  $V_0$  في ترانزيستور خرج البوابة والذي يكون في التشبع، وعند وصول جهد المكثف  $V_0$  إلى القيمة:  $V_0$ , يتغير الخرج  $V_0$  ليصبح عالياً HIGH، وتستمر هذه العملية وتتولد نبضة مربعة عند الخرج  $V_0$ , وكما هو مبين في شكل ( $V_0$ -19).

ويمكن حساب زمن دورة T الموجة المربعة كالآتي:

$$V_C = -V_0 + (V_0 + V_D) e^{-t/\tau}$$
 (7-10)

وعند : 
$$t = T$$
 ، یکون:  $V_c = -\beta V_0$  ، وعلی هذا یکون:

$$T = \tau \ln \{ (1 + V_D/V_0)/(1 - \beta) \}$$
 (7-11)


وعادة يكون: 
$$V_D << V_0$$
، أي أن  $0 \approx V_D/V_0$ ، ومنه:

$$T = \tau \ln (1-\beta)$$

و بفر ض أن: 
$$R_1 = R_2$$
، و منه يكون: 0.5 =  $\theta$ ، عندئذ يصبح:

$$T = 0.69 R_f . C$$
 (7-12)

وتصل الدائرة إلى ظرف الحالة الثابتة عند الزمن ' T، وتُعرف الفترة الزمنية: (' T- T-) بزمن الافاقة Recovery time، كما يجب عدم إشعال الدائرة مرة ثانية قبل مرور زمن ' T لضمان التشغيل الصحيح.




# 7-4 الدوائر التكاملية لإشعال شميت:

يبين جدول (7-1) بعض الدوائر التكاملية لإشعال شميت وللبوابات TTL، ونجد أن:  $V_{LT}=0.9~V_{0}$  و $V_{UT}=1.7~V_{0}$  بينما في بوابات CMOS نجدها  $V_{LT}=0.9~V_{0}$  على الترتيب عند عملها عند:  $V_{CC}=5~V_{0}$ ، ويتغير خرج هذه الدوائر سريعاً كباقى خروج دوائر  $V_{CC}=1.7~V_{0}$  دوائر  $V_{CC}=1.7~V_{0}$  الإستجابة للدخول المتغيرة البطيئة .

$$T = T_1 + T_2 = RC(\ln \frac{V(1) - V_{LT}}{V(1) - V_{UT}} + \ln \frac{V_{UT}}{V_{LT}})$$
 (7-13)

حيث:

(1)٧: المنطق 1 لجهد الخرج .



شكل (7-19) أشكال الموجة لمولد نبضة مربعة

# 7-5 الدوائر التكاملية للمذبذبات أحادية الإستقرار:

تتوافر بعض المذبذبات أحادية الإستقرار المفيدة على شكل دوائر تكاملية، ومن هذه الأنواع ماهو موضح في جدول (7-2).


جدول (7-2)

الوصف	رقم الدائرة
مذبذب أحادى إستقرار (طلقة واحدة)	74121
مذبذب أحادى إستقرار مجدد الإشعال Retriggerable بمسح	74122
مذبذب أحادى إستقرار مجدد الإشعال Retriggerable بمسح، مزدوج	74123
مذبذب أحادى إستقرار بمسح ، مزدوج	74221

ويتم وصف بعض هذه الدوائر كالتالي.

# 7-5-7 منبنب أحادي إستقرار 74121:

يبين شكل (7-20) المخطط الوظيفي للدائرة التكاملية للمذبذب أحادى الإستقرار الطلقة الواحدة طراز TTL IC 74121 ، كما يبين شكل (7-21) الجدول الوظيفي له.



شكل (7-20) المخطط الوظيفي للدائرة التكاملية للمذبذب أحادي الإستقرار 74121

		<u> </u>		`
		الدخول		الخروج
A <sub>1</sub>	A <sub>2</sub>	В	Q	Q
0	Х	1	0	1
X	0	1	0 -	1
Χ	X	0	0	1
1	1	Х	0	1
1	1	1		
· 1	1	1		
↓ ·	1	1		
0	Х	1		
Х	0	1		

شكل (7-21) الجدول الوظيفي للدائرة 74121

و لإشعال الدائرة، يلزم وجود حافة نبضة صاعدة Rising pulse edge عند النقطة Z في الدائرة، وهذا يمكن تحقيقه بإحدى الطريقتين الآتيتين:

-1 أن يكون أحد دخلى A أو كلاهما عند المنطق 0، بينما يتغير الدخل B من منطق 0 ألى منطق 1  $(\uparrow)$ .

-2 أن يكون الدخل B عند المنطق 1، بينما يتغير احد دخلى A من منطق 1 إلى منطق 0 ( $\downarrow$ ) ويظل الدخل الآخر عند المنطق 1، أو يتغير الدخلين A من منطق 1 إلى منطق 0 ( $\downarrow$ ) في آن واحد.

ويعتمد زمن نبضة الخرج على قيم المقاومة  $R_{\text{EXT}}$  أو  $R_{\text{EXT}}$  والمكثف  $R_{\text{EXT}}$  المستخدمة، كما يوصل مكثف توقيت Timing capacitor خارجيا بين الطرفين المُرمزين  $R_{\text{EXT}}/C_{\text{EXT}}$  وعند إستخدام مكثف إليكتروليتي، توصل نهايته الموجبة بالطرف  $R_{\text{EXT}}/C_{\text{EXT}}$ ، وتبلغ أقصى قيمة لهذا المكثف :  $R_{\text{EXT}}/C_{\text{EXT}}$ )، وإذا لم يستخدم هذا المكثف، فسوف تظهر سعة شاردة Stray capacitance بين مسامير توصيل الدائرة التكاملية منتجة خرج بعرض نبضة صغير.

 $V_{\rm CC}$  ويوجد إختيارين لمقاومة التوقيت: إما توصيل نهاية الطرف  $R_{\rm INT}$  بالنهاية كلا للحصول على مقاومة توقيت داخلية فعالة  $R_{\rm INT}$  بقيمة  $R_{\rm INT}$  ، أو توصيل مقاومة توقيت خارجية  $R_{\rm EXT}$  بين النهاية  $R_{\rm EXT}/C_{\rm EXT}$  والنهاية  $V_{\rm CC}$  تصل قيمتها مابين  $R_{\rm EXT}$  . 40  $K\Omega$  .

وفى أى حال لايجب إستخدام  $R_{\text{EXT}}$  و  $R_{\text{EXT}}$  فى وقت واحد ، ويحسب زمن نبضة الخرج من العلاقة:

 $T_{\text{ON}} \approx 0.7 \text{ RC} \tag{7-14}$ 

حيث: R و C قيم مقاومة التوقيت ومكثف التوقيت على الترتيب.

وأقل عرض نبضة ممكن يكون فى الحدود من 30 ns إلى 35 ns (باستخدام المقاومة  $R_{INT}$  وبدون المكثف  $C_{EXT}$  وأقصى عرض نبضة ممكن يكون فى الحدود  $R_{INT}$  28 S (باستخدام:  $R_{EXT}$  = 40 K $\Omega$ ).


ويكون أقصى معامل دورة خدمة D.C. مسموح به حوالى %67 بالمقاومة  $R_{\text{INT}}$  ، ويصل إلى %90 بالمقاومة:  $R_{\text{EXT}} = 40 \text{ K}\Omega$ 

ويتم تطبيق الدخول A على بوابة TTL عادية ولهذا يجب أن تعمل هذه الدخول إنتقالات سريعة، أما الدخل B فيطبق على دخل إشعال شميت والذى يستجيب للدخول البطيئة التغيير، ولهذا إذا كان المطلوب شكل موجة بطيئة لإشعال المذبذب فتطبق عند المدخل B.

# 7-5-5 منبنب أحادي إسنقرار مجدد الاشعال 74122 ، و74123 :

تمثل الدائرة 74121 التي تمت مناقشتها مسبقاً، دائرة مذبذب غير مجدد الإشعال Non-retriggerable بمعنى أن المذبذب يستجيب لنبضة الإشعال فقط عندما يكون في حالة السكون، أما المذبذب الأحادى الإستقرار مجدد الإشعال Retriggerable فإنه يستجيب لنبضة الإشعال حتى ولو كان في الحالة شبه المستقرة (حالة القفل ON)، حيث يقوم المذبذب بتحرير التوقيت Reset the timing ولايصل إلى الحالة الثابتة حالة الفتح OFF) إلا بعد مرور فترة زمنية تكفى لنبضة واحدة بعد تطبيق آخر نبضة إشعال ، ومن هنا يصبح معامل دورة العمل D.C. غير محدد.

ويبين شكل (7-22) المخطط الوظيفى للدائرة التكاملية للمذبذب 74122، كما يبين شكل (7-23) الجدول الوظيفى له.



شكل (7-22) المخطط الوظيفي للدائرة التكاملية للمذبذب 7412

		وج	الخر			
C <sub>r</sub>	A <sub>1</sub>	A <sub>2</sub>	B <sub>1</sub>	B <sub>2</sub>	Q	Q
0	X	x	· Х	Х	0	1
X	1	1	X	X	0	1
X	X	X	0	Х	0	. 1
Х	X	X	Х	0	0	1
Х	0	X	1	1	0	1
1	0	X	1	1	几	
1	0	Х	. 1	<b>↑</b>	JL	
1	X	0	1	1	几	
1	Х	0	1	1	0	1
1	Х	0	1	1		
1	1	<b>↓</b>	1	1		
1	1	ļ	1	1		
1	Ţ	. 1	1	. 1		
1	0	Х	1	1		
1	X	0	1	1		

شكل (7-23) الجدول الوظيفى للدائرة 74122

وللدائرة مقاومة توقيت داخلية  $R_{INT}$  بقيمة  $\Omega$ 10K0، ويتم استخدامها بالطريقة كما تم استخدامها في الدائرة 74121، كما تتراوح حدود قيم المقاومة  $R_{EXT}$  من  $\Omega$ 5K0 إلى 50K0 ، ويتم حساب عرض النبضة بالطريقة التالية:

-1 إذا كان مكثف التوقيت ( $C_{\rm EXT} < 10 {\rm pF}$ )، فيتم حساب عرض النبضة من المنحنيات التالية.


-2 إذا كان مكثف التوقيت (  $C_{\text{EXT}} > 10 \text{pF}$  ) ، فعندئذ يكون :


$$T_{ON} \approx 0.3 \text{ R} \cdot C_{EXT} (1 + 0.7/R)$$
 (7-15)

حيث:

 $\cdot$  pF بوحدات  $C_{\text{EXT}}$  ،  $K\Omega$  بوحدات R ، R ، R

أما الدائرة 74123 مذبذب أحادى إستقرار مجدد الإشعال Retriggerable مزدوج، ويتشابه عملها كعمل الدائرة 74122 فيما عدا أن مقاومة التوقيت الداخلية غير موجود، ويبين شكل (7-24) المخطط الوظيفي للدائرة التكاملية للمذبذب 74123، كما يبين شكل (7-25) الجدول الوظيفي له.





شكل (7-24) المخطط الوظيفي للدائرة التكاملية للمذبذب 74123

## مثال (4-7) :


أ- تستخدم دائرة 74121 لتوليد نبضة سعتها  $\mu$ s بمعامل دورة عمل 80%، ويتم تطبيق نبضات الإشعال المبينة في شكل (7-27) عند المدخل  $\mu$ s بينما الدخول:  $\mu$ s نبضات الإشعال المبينة في شكل ( $\mu$ s  $\mu$ s بينما الدخول:  $\mu$ s مطلوب رسم أشكال الموجة للخرج  $\mu$ s  $\mu$ s .

 $V^{-}$  إذا تم تطبيق نفس نبضات الإشعال عند المدخل B لأحد مقطعى للدائرة 74123 و المستخدمة في توليد نبضة سعتها B أيضاً، ومع  $V^{-}$  و  $V^{-}$  فماذا تكون أشكال الموجة للخرج  $V^{-}$ 

#### الحل:

أ- يبين شكل (a-27-a) أشكال الموجة للدائرة 74121.

ب- يبين شكل (b-27-7) أشكال الموجة لأحد مقطعي الدائرة 74123.



شكل (27-7) -a نبضات الإشعال -b أشكال الموجة للدائرة 74121 - أشكال الموجة لأحد مقطعى الدائرة 74123

## مثال (5-7) :

أ- فى دائرة المثال (7-4- $\mu$ )، إذا تغير دخل المسح إلى الوضع LOW كل 12  $\mu$ s كما هو موضح فى الشكلين (9-28- $\mu$ )، فماذا تكون أشكال الموجة للخرج Q.

	الدخول	وج	الذر	
Cr	Α	В	Q	Q
0	X	X	0	1
X	1	X	0	1
Χ	X	0	0	1
1	0	<u> </u>	几	
1	↓	1	J.	
1	0	1		

شكل (7-25) الجدول الوظيفي للدائرة 74123

ملحوظة: هذه الدوائر التكاملية لها دخول مسح غير متزامنة بجهد فعال منخفض، تستخدم لمسح (Q=0) الطلقة الواحدة.


## 7-5-3 مذبذب أحادي إسنقرار مجدد الاشعال 74221 بحاصية مست:

هذه الدائرة مزدوجة لها خواص أداء تطابق خواص أداء الدائرة 74121، والمخطط الوظيفي مثل المخطط الوظيفي للدائرة 74123 المبينة في شكل (7-24)، أما الجدول الوظيفي فمبين في شكل (7-26) ولهذه الدائرة دخل مسح غير متزامن بجهد فعال-منخفض، تستخدم لتحرير الدائرة.

	الدخول	وج	الخر	
C <sub>r</sub>	A	В	Q	Q
0	Х	Х	0	1
X	1	Х	0	1
X	Х	0	0	1
1	0	1	ЛL	
1	<b>\</b>	1		

شكل (7-26) الجدول الوظيفي للدائرة 74221


من شكل الموجة الجيبية بمساعدة الدايود D1، وعلى00 خلال الدورة السالبة بمساعدة الدايو د D2.



شكل (7-29) دائرة تحويل منبع جهد تغذية متردد إلى موجة مربعة

وحيث أن خرج المحول هو جهد تغير بطئ، فتستخدم دائرة إشعال شميت يكون خرجها موجة مربعة ترددها 50 Hz.

والآن يستخدم مذبذب أحادى إستقرار مجدد الإشعال ينتج خرج بمعامل دورة خدمة قيمتها %100 طالما أن الجهد المتردد موجود، ولهذا تستخدم الدائرة المبينة في شكل (7-30)، كما سيتم شرح طريقة عملها كما يلي:



شكل (7-30) دائرة كشف نبضة مفقودة


دوائر النوقيث والمحواك الفصل السابع

ب- وإذا تم استبدال الدائرة السابقة 74123 بالدائرة 74221، فمطلوب رسم أشكال الموجة للخرج.

#### الحل:

أ- يبين شكل (c-28-7) أشكال الموجة للدائرة 74123.

ب- يبين شكل (d-28-7) أشكال الموجة لأحد مقطعي الدائرة 74221.



شكل (7-28) أشكال الموجة للمثال (7-5)

## مثال (7-6):

مطلوب تصميم دائرة لمراقبة منبع جهد تغذية متردد A.C. mains voltage، وفيها عند فقد أحد الذبذبات، يتم سماع صوت جرس إنذار ويستمر حتى يتم إيقافه بالضغط على مفتاح ضاغط.

#### الحل:


أو لا يتم تحويل الجهد الجيبي إلى موجة مربعة Square wave لتكون مناسبة كدخل للدوائر الرقمية، حيث تستخدم لهذا دائرة كالمبينة في شكل (7-29)، فباستخدام محول خفض يُحول الجهد المتردد من: 230 V , 50 Hz إلى جهد V 20 قمة لقمة Peak-to-peak، ويتم إمساك دخل البوابة على الجهد Vcc خلال الدورة الموجبة

من الدائرة (7-29) نجد أن خرجها هو نبضة مربعة ترددها 50 Hz من الدائرة (7-29) نجد أن خرجها هو نبضة مربعة ترددها Pulse edges تنتج حواف نبضية عبد المدخل Pulse edges كل Pulse edges من دائرة 74122 مُهيأة لنبضات عرضها أكبر من 20 ms بقليل (فرضاً 25 ms من دائرة 24122 مُهيأة لنبضات عرضها أكبر من Reset مادام الجهد المتردد موجوداً .

وبفرض مقاومة توقيت داخلية قيمتها 10 κΩ ، يصبح مكثف التوقيت المطلوب حوالى: 4μ (من المعادلة 7-15). وعند إنقطاع التيار يصبح الخرج Q للدائرة 74122 منخفضاً LOW، والذى يُهيأ القلاب 74107 مسبباً تشغيل الجرس، ويتسبب الضغط على المفتاح الضاغط في مسح كل من القلاب والمذبذب، وعند إطلاق المفتاح (وفي حالة عودة التيار) سيتم إشعال الدائرة 24122 وتعود الدائرة للتشغيل الطبيعي، أما عند إطلاق المفتاح (وفي حالة إستمرار إنقطاع التيار) فسيُسمع صوت الإنذار مرة ثانية بعد 25 ms.

# 7-5-4 دائرة مذبذب غير مسنقر باستخدام منبذبين أحادى إستقرار:

يمكن عمل إزدواج لمذبذبين أحادى إستقرار كما هو مبين في شكل (7-31) للحصول على مذبذب غير مستقر.




شكل (7-31) مذبذب غير مستقر باستخدام دائرتين 74121

ففى الحالة الإبتدائية يكون الخرج  $Q_2$  منخفضا، وعند فتح المفتاح SW تصل الدائرة الأولى 1C1 إلى الحالة شبه المستقرة، وعند وصول الخرج  $Q_1$  للحالة المنخفضة LOW ( $\downarrow$ ) في زمن  $T_1$  (عرض النبضة للدائرة 1C1)، يتم إشعال الدائرة 1C2 ويتحول خرجها  $Q_2$  ليكون عاليا HIGH ، ويظل هكذا لزمن  $T_2$  (عرض النبضة للدائرة 1C2) بعدها ينزل للحالة المنخفضة LOW ( $\downarrow$ )، مما يتسبب في إشعال الدائرة 1C1، وتستمر هذه العملية وينتج موجة مربعة عند  $Q_1$ ، و $Q_2$ ، كما يمكن التحكم في تردد الموجة المربعة بواسطة عناصر التوقيت (المقاومات، والمكثفات).

# 7-6 المؤقت 555:

الدائرة التكاملية للمؤقِت 555 هي واحدة من أبسط الدوائر والمتعددة الإستخدام في الأجهزة المنطقية التتابعية والتي يمكن استخدامها كمذبذبات غير مستقرة وكمذبذبات أحادية إستقرار، كما أن المداخل والمخارج تلائم الدوائر المنطقية TTL و COMS، ويبين شكل (7-32) المخطط الوظيفي لهذا المؤقِّت.



شكل (7-32) المخطط الوظيفي للمؤقِّت 555

وهذه الدائرة تتكون من عناصر رقمية (مكبرى عمليات يستخدمان كمقارنات ، وقلاب R-S) وعناصر تناظرية (العازل والترانزيستورات)، وللمؤقِّت 8 أطراف يتم التعرف عليها كالتالى:

## 1- الطرف 1: الأرضى.

2 - الطرف 2: مدخل الإشعال ويطبق على المقارن السفلى، وإذا كان جهد الإشعال أقل من  $V_{cc}$  +، يصبح خرج المقارن عاليا HIGH ويحدث إمساك للقلاب، وتصبح حالة مخرجه Q عالية Q عالية  $V_{cc}$ 

3- الطرف 3: مخرج المؤقِت وله حالتان: الحالة المنخفضة LOW وتساوى OV، والحالة العالية HIGH وتساوى +V<sub>cc</sub>.

4- الطرف 4: مدخل التحرير، وعادة يوصل مع الجهد الموجب للمنبع VCC في حالة عدم الحاجة لتحرير خارجي.

- Modulation الطرف 5: مدخل جهد التحكم، ويستخدم في التضمين -5


6- الطرف 6: مدخل الجهد الحدى والذى إذا زاد عن جهد التحكم يؤدى إلى خرج عالى HIGH للمقارن العلوى، وبالتالى يتحرر القلاب وتصبح حالة مخرجه Q منخفضة LOW.

7- الطرف 7: تغريغ المكثف الذى يوصل بالرجل 6 والمستخدم لتحديد زمن الذبذبات ، فإذا كان الخرج  $\bar{Q}$  عالياً HIGH فسيتشبع الترانزيستور  $T_1$ ، مما يجعل المكثف يقوم بتفريغ شحنته خلال مقاومة الترانزيستور والتى تكون صغيرة جداً.

8- الطرف 8: الجهد الموجب  $V_{cc}$  +، وهو يتراوح بين  $V_{cc}$  ويجب ألا يزيد عن  $V_{cc}$  يزيد عن  $V_{cc}$  .

\* ويتلقى المقارنان الجهد المرجعى Reference voltage لهما عن طريق مجموعة من 3 مقاومات موصلة بين المنبع والأرضى، حيث تبلغ قيمة هذا الجهد:  $2V_{cc}/3$  للمقارن 1، بينما تبلغ قيمته :  $V_{cc}/3$  للمقارن 2، ويمكن لهذه الجهود أن تتحكم في التوقيت – والذي يمكن تغييره إليكترونيا إذا كان هذا مطلوباً – وذلك بإدخال جهد تحكم على الطرف 5، أما إذا كان هذا غير مطلوب فيلزم توصيل مكثف إمرار

Bypass capacitor قيمته في حدود 0.01 µF بين هذا الطرف والأرضى وذلك لإمرار الضوضاء أو الجهود المتموجة أو كلاهما المتسببة من منبع التغذية.



شكل (7-33) توصيلات الخرج للمؤقِّت 555

وفى رحلة الإنخفاض السالبة لدخل الإشعال على المقارن 2 وأثناء إجتيازه للجهد المرجعى  $V_{cc}/3$  يصبح خرجه عاليا HIGH ويحدث إمساك للقلاب، وتصبح حالة مخرجه Q عالية HIGH، وفى رحلة الإرتفاع الموجبة لجهد العتبة والذى إذا زاد عن الجهد المرجعى عن  $Z_{cc}/3$  يؤدى ذلك إلى خرج عالى HIGH للمقارن 1، وبالتالى يتحرر القلاب وتصبح حالة مخرجه Q منخفضة  $Z_{cc}/3$ .

الفصل السابع

ويتم توصيل مكثف توقيت خارجى بين طرف التفريغ والأرضى، وعندما يكون القلاب فى حالة التحرير ( $\overline{Q}=\overline{Q}$ ) فإنه يقود الترانزيستور  $T_1$  إلى التشبع وبذلك يُفرغ مكثف التوقيت، وتبدأ دورة التوقيت عند وصول القلاب لحالة الإمساك ولهذا يكون  $T_1$  مفتوحاً OFF، ويُشحن مكثف التوقيت بثابت زمنى:

$$\tau = R_A \cdot C$$


حيث: C ...مكثف التوقيت.

 $ho_{
m CC}$  مقاومة خارجية موصلة بين طرف التفريغ وجهد المنبع  $ho_{
m CC}$ .

ويكون الخرج عند المنطق 1 متى كان  $T_1$  مفتوحاً OFF، ويكون عند المنطق 0 متى كان  $T_1$  مغلقاً ON. ويمكن توصيل الحمل إما بين طرف الخرج والجهد  $V_{cc}$ ، أو بين طرفى الخرج والأرضى، ويبين شكل ( $T_1$ ) أربع توصيلات ممكنة للخرج .

# 7-6-7 مذبذب أحادى إسنقرار باسنخدام المؤقِّت 555:


يبين شكل (7-34) مذبذب أحادى إستقرار باستخدام المؤقِّت 555 .



شكل (7-34) مذبذب أحادى إستقرار باستخدام المؤقِّت 555

وعند وجود نبضة الإشعال في الحالة العالية HIGH وتحت ظرف الحالة الثابتة، ويصبح  $T_1$  مغلقا ON كما يصبح طرفي التفريغ والخرج ( الطرفين 7، و 3) عند المستوى المنخفض LOW، وعند تجاوز نبضة الإشعال السالبة للجهد  $V_{cc}/3$  يصبح خرج المقارن 2 عالياً HIGH فيتهيأ القلاب، وبالتالي يفتح الترانزيستور  $T_1$  ويصبح الخرج عالياً HIGH، ويبدأ المكثف C في الشحن إلى الجهد  $V_{cc}$  بثابت زمنى:  $(\tau = R_A \cdot C)$ ، وتظل الدائرة في هذه الحالة حتى بعد تغير نبضة الإشعال للمنطق 1، وعندما يصل جهد المكثف المتصاعد إلى القيمة:  $V_{cc}/3$ ، يصبح خرج المقارن 1 عاليا HIGH فيسبب ذلك في تحرر القلاب، ويصل  $V_{cc}/3$  التشبع وبذلك يتفرغ المكثف ويتغير الخرج ويصبح منخفضاً LOW.

ويبين شكل (7-35) أشكال الموجة المختلفة لهذا المذبذب.



شكل (7-35) أشكال الموجة المختلفة لمذبذب أحادى إستقرار يستخدم مؤقِّت 555

وهذا المذبذب من النوع غير متجدد الإشعال، ويمكن تحويله إلى نوع متجدد الإشعال إذا تم توصيل طرف التحرير (الطرف 4) بمدخل الإشعال (الطرف 2) بدلا من من طرف المنبع ٧٠٠، ويتم إشعاله عند الحافة الموجبة لنبضة الإشعال.

#### 7-6-2 منبذب غير مسنقر باسنخدام اطوقت 555:

يبين شكل (7-36) مذبذب غير مستقر باستخدام المؤقِّت 555.

وعند وصول جهد المكثف  $v_c$  إلى القيمة  $2V_{cc}/3$ ، يتحول الخرج إلى الحالة المنخفضة C ويبدأ المكثف C في التفريغ خلال المقاومة C بثابت زمنى:

$$\tau_2 \approx R_B \cdot C$$

وعندما يصل الجهد  $V_{\rm cc}$  إلى  $V_{\rm cc}$  يتم إشعال المؤقِّت ويعود الخرج مرة ثانية للحالة العالية HIGH، كما يعود المكثف ثانية للشحن تجاه الجهد  $V_{\rm cc}$  بالثابت الزمنى  $V_{\rm cc}$  ويبين شكل ( $V_{\rm cc}$ ) أشكال الموجة المختلفة.

ويمكن حساب الفترات الزمنية للشحن والتفريغ كالآتى:

$$T_1 \approx 0.7 \text{ C (} R_A + R_B \text{)}$$
 (7-16)

وأيضاً:

$$T_2 \approx 0.7 \text{ C R}_B \tag{7-17}$$

وعلى هذا يكون:

$$f = 1/T = 1/(T_1 + T_2) = 1.4/C(R_A + 2R_B)$$
 (7-18)

ويكون معامل دورة الخدمة:


D.C. = 
$$\{(R_A + R_B)/(R_A + 2R_B)\} \times 100$$
 (7-19)

ومن المعادلة (7-19) نلاحظ أن معامل دورة الخدمة يكون دائماً مختلفاً عن قيمة 50%، ويمكن جعله 50% (أى الحصول على موجة مربعة متماثلة Symmetrical) بتوصيل دايود على التوازى مع المقاومة  $R_B$  والتى تمسك جهد المقاومة  $R_B$  اثناء شحن المكثف، وعلى هذا إذا تساوت المقاومتان  $R_B$   $R_B$  فستكون  $T_1$  ،  $T_2$ 0 متساويتين.

كما أنه من الممكن توليد موجة مربعة متماثلة باستخدام خرج المؤقِت 555 كدخل ساعة لقلاب نوعT مع: T مع: T مع: T معن في كدخل ساعة لقلاب موجة مربعة متماثلة.

# 7-7 الحولات :

فى الفصل الأول تمت مناقشة مزايا معالجة الإشارات باستخدام الأنظمة الرقمية، وبسبب هذه المزايا تستخدم هذه الأنظمة الرقمية بتوسع فى العديد من التطبيقات: فى أجهزة التحكم وأجهزة الإتصالات والحاسبات وغيرها من الأنظمة




شكل (7-36) مذبذب غير مستقر باستخدام المؤقِّت 555

فدعنا نفرض أن الخرج في الحالة العالية HIGH والمكثف C يُشحن من خلال المقاومتين R<sub>B</sub>، ويكون الثابت الزمني:

$$\tau_1 = (R_A + R_B) \cdot C$$

دوائر النوقيث والمحولات



شكل (7-37) أشكال الموجة المختلفة لمذبذب غير مستقر يستخدم مؤقِّت 555

لسان المفتاح في أحد إتجاهين معتمداً على الإشارة الرقمية (1، أو 0) وموصيلة جهود ثابتة دقيقة وهي الجهود المقابلة للمستوى 1، والجهود المقابلة للمستوى 0 إلى

دخل المحول.

والعلاقة التالية تحدد جهد خرج المحول ٧٥ بدلالة دخل الإشارة الثنائية المكونة من N-بت كالتالي:

$$V_0 = K \left( 2^{N-1}b_{N-1} + 2^{N-2}b_{N-2} + \dots + 2^2b_2 + 2b_1 + b_0 \right)$$
 (7-20)

حیث: K ...معامل تناسب.

و b<sub>n</sub> = 1، إذا كان البت رقم n مساويا: 1.

و  $b_n = 0$ ، إذا كان البت رقم n مساويا: 0.

## مثال (7-7) :

إوجد جهد التناظري لخرج لمحول D/A D-بت لجميع إحتمالات الدخول الممكنة، وبفرض أن: K = 1.

#### الحل:

من المعادلة (7-20) يمكن الحصول على جهد الخرج لكل دخل، فمثلا إذا كان الدخل: 1001 وبتطبيق المعادلة يكون:

$$V_0 = K (2^{N-1}b_{N-1} + 2^{N-2}b_{N-2} + \dots + 2^2b_2 + 2b_1 + b_0)$$

$$= 1 (2^{4-1}b_{4-1} + 2^{4-2}b_{4-2} + 2^{4-3}b_{4-3} + 2^{4-4}b_{4-4})$$

$$= 1 (2^3b_3 + 2^2b_2 + 2^1b_1 + 2^0b_0)$$

$$= 1 (8x1 + 4x0 + 2x0 + 1x1)$$

$$= 9$$

المتقدمة، وفي الكثير من تطبيقات الأنظمة الرقمية لاتتاح بعض الإشارات المستخدمة على الشكل الرقمي، بل تكون متاحة على الشكل التناظري والتي لايصلح معالجتها مباشرة في المكونات المادية الرقمية ، بل يلزم تحويلها أو لا لتكون على الشكل الرقمي، ويشار لعملية تحويل إشارة تناظرية إلى إشارة رقمية ب "محول من تناظرى إلى رقمى" Analog-to-digital converter، كما تُعرف ب: A/D converter و أيضاً ADC.

ويتطلب في كثير من التطبيقات تمثيل الخرج على الشكل التناظري، فيلزم لذلك تحويل الخرج الموجود على الشكل الرقمي إلى الشكل التناظري، ويشار لعملية تحويل إشارة رقمية إلى إشارة تتاظرية بـ "محول من رقمي إلى تناظري" -Digital Digital to-analog converter ، كما تُعرف بــ: D/A converter ، وأيضاً

والآتي بعض من الأمثلة المستخدم فيها المحولات A/D، و D/A:

1- يستخدم نظام رقمي في مراقبة درجة حرارة الوسط المحيط بفرن والتي إذا زادت لحد معين، يلزم تقليل التزود بالوقود، وهنا يتطلب إستخدام محول A/D لتحويل خرج المحس (والذي يحول درجة الحرارة إلى إشارة كهربائية تناظرية) إلى الشكل الرقمى، فإذا زادت درجة الحرارة عند الحد المعين ينتج خرج رقمى يتحول إلى شكل تناظرى عن طريق محول D/A يتحكم في الجهاز مقللا من التزود بالو قو د .

2- يستخدم الفولتاميتر الرقمي في قياس جهد تناظري، وعرض القيمة على شكل أرقام، وفي هذا يستخدم محول A/D لتحويل الجهد التناظري إلى إشارة رقمية، وهنا لسنا في حاجة إلى التحويل مرة أخرى للشكل التناظري، وبالتالي لسنا في حاجة إلى محول D/A.

# 7-7-1 المحولات من رقمي الى نناظرى D/A:

يكون دخل المحول من رقمي إلى تناظري عبارة عن إشارة ثنائية مكونة مع N-بت على الشكل التوازى، وهذه الإشارات تكون عادة من خرج ماسكات Latches أو مسجلات، وعامة لاتكون الجهود المقابلة لمستويات المنطق 0 أو 1 والتي تقود

وكما هو مبين في جدول (7-3).

جدول (7-3)

·	الدخول الرقمية					
b₃	b <sub>2</sub>	b <sub>1</sub>	b <sub>o</sub>	V <sub>o</sub>		
0	0	0	0	0		
0	0	. 0	1	1		
0	0	1	0	2		
0	0	1	1	3		
0	1	0	0	4		
0	1	0	1	5		
0	1	1	0	6		
0	1	1	1	7		
1	0	0	0	8		
1	0	0	1	9		
1	0	1	0	10		
1	0	1	1	- 11		
1	1	0	0	12		
1	. 1	0	1	13		
1	1	1	0	14		
1	1	1	1	15		

<sup>\*</sup> ويوجد نوعان شائعا الإستخدام كمحولات D/A هما:

-1 المقاومة الوزنية D/A محول D/A محول

R-2R ladder السلمي R-2R D/A -2

#### محول D/A المقاومة الوزنية D/A المقاومة

نفرض دخل ثنائى مباشر مكون من N-بت يدخل على شبكة مقاومة (من خلال مفتاح تحكم رقمي) منتجا تياراً I يناظر للمنطق 1 لبت التأثير الأعلى، وتياراً ايناظر للمنطق 1 للبت الأقل، وتياراً 2(1/2) يناظر للمنطق 1 للبت الأقل، ..وهكذا

حتى ينتج تيار ١/2/١) يناظر موضع بت التأثير الأدنى، وعلى هذا فإن قيمة التيار الناتج الكلى يكون متتاسباً مع الدخل الرقمى، ويمكن تحويل هذا التيار إلى جهد باستخدام مكبر عمليات OP AMP والذى يكون متناسباً مع الدخل الرقمى.

والدائرة المبينة في شكل (7-38) يمكن إستخدامها لتحويل الدخل الرقمي إلى خرج تناظري حيث تعمل طبقاً للقاعدة السابقة والتي يشار إليها بـ "محول D/A المقاومة الوزنية"Weighted-resistor، حيث توزن قيم المقاومات طبقاً لأوزان الأعداد الثنائية.

ففى الدائرة تعمل الدخول الرقمية (1 و 0) على تشغيل المفاتيح، حيث يتحرك موصل المفتاح فى أحد إتجاهين (1 أو 0) معتمداً على الدخل الرقمى المناظر للبت (1 أو 0) على الترتيب، فيكون (1)٧ هو الجهد المطبق على المقاومة إذا كانت ريشة المفتاح موصلة بالموضع 1، بينما يكون (0)٧ هو الجهد المطبق على المقاومة إذا كانت ريشة المفتاح موصلة بالموضع 0، ويكون التيار الكلى ١١:

$$I_i = I_{N-1} + I_{N-2} + I_{N-3} + ... + I_2 + I_1 + I_0$$
 (7-21)

ديث :

 $I_{N-1} = V_{N-1} / R$ 

 $I_{N-2} = V_{N-2} / 2 R$ 

 $I_{N-3} = V_{N-3} / 2^2 R$ 

 $I_0 = V_0 / 2^{N-1} R$ 

حيث :

 $b_n=1$  کان:  $V_{N-2}$  و  $V_{N-2}$  ، و  $V_{N-2}$  و  $V_{N-1}$ 


 $b_n = 0$  إذا كان: 0 v(0)

ولدخل ثنائی مباشر، و 0=(0)۷ و  $V_R=(1)$ ۷، یمکن حساب جهد الخرج  $V_R=(0)$ ۷ کالتالی :

$$V_0 = - (-V_R) \{ (R_F/R) b_{N-1} + (R_F/2R) b_{N-2} + (R_F/2^2R) b_{N-3} + ... + (R_F/2^{N-1}R) b_0 \}$$
 (7-22)

وهذه المعادلة تطابق المعادلة (7-20) ، باعتبار أن :

$$K = (R_F/2^{N-1}R) \cdot V_R$$
 (7-23)




شكل (7-38) محول D/A المقاومة الموزونة

ويدار الخرج في إتجاه واحد فقط Unipolar، أما إذا أريد تحويل البيانات للتشكيل الثنائي الإتجاه (مكمل الواحد، أو مكمل الإثنين مثلا) ففي هذه الحالة:  $0 \neq (0)$  V، حيث يستخدم (V) لتحقيق تجاوز Offset إتجاه الخرج.

ومع: V(0) و V(0) التى تمثل الجهود المطبقة على المقاومات عند توصيل ريشة المفتاح بالوضعين 1 و0 على الترتيب يمكن حساب جهد الخرج V(0) في دائرة شكل V(0) كالتالى:

$$V_0 = (R_F/2^{N-1}R)\{ 2^{N-1}V_{N-1} + 2^{N-2}V_{N-2} + .... + 2^1V_1 + 2^0V_0 \}$$
 (7-24)

ويمكن أيضا الحصول على تجاوز في جهد الخرج  $V_0$ ، باستخدام الدائرة المبينة في شكل (7-28) ومنها يكون جهد التجاوز مساوياً:  $V_{off}$ .  $V_{off}$ ) -



شكل (7-39) دائرة تستخدم لتحقيق توازن جهد الخرج

## مثال (8-7) :

أ- لمحول V(0) = 0 و V(0) = 1 و V(0) = 0 و V(0) = 1 و V(0) = 0 و V(0) =

ب- باستخدام دائرة شكل (7-39) مطلوب ضبط جهد التجاوز بحيث يكون:

 $V_0 = 0V$  للدخل الرقمى 1000، ومن هذا التجاوز مطلوب تعيين خرج الجهد التناظري المناظر لكل الدخول الرقمية.

ج- أيضا من هذا التجاوز مطلوب تعيين خرج الجهد التناظرى المناظر لكل الدخول الرقمية، إذا حدث تكامل Complemented لبت التأثير الأعلى للدخول الرقمية قبل تطبيقها على المحول.

#### الحل:

أ- باستخدام المعادلة (7-24)، نحصل على جهود الخرج التناظرية كالآتى:

$$\begin{split} V_0 &= (R_F/2^{N-1}R) \{ \ 2^{N-1}V_{N-1} + \ 2^{N-2}V_{N-2} + .... + \ 2^1V_1 + \ 2^0V_0 \} \\ &= (8R/2^{4-1}R) \{ \ 2^{4-1}V_{4-1} + \ 2^{4-2}V_{4-2} + \ 2^{4-3}V_{4-3} + \ 2^{4-4}V_{4-4} \} \\ &= (8R/8R) \{ \ 8V_3 + 4V_2 + 2V_1 + \ V_0 \} \end{split}$$

 $= 8\,V_3 + 4\,V_2 + 2\,V_1 + V_0$ 

وبالتعويض عن كل دخل رقمى نحصل على نفس الجدول (7-3).

v ومن جدول (7-3) نجد ان خرج الجهد التناظرى v والمناظر للدخل الرقمى 1000 وبدون تحقيق توازن يكون مساويا: v 8، وحيث أن المطلوب وبتحقيق التجاوز أن يكون خرج الجهد التناظرى v والمناظر للدخل الرقمى 1000 مساويا: v 0، فيجب أن ينتج التجاوز جهد: v 8 - عند الخرج، أى أن:

 $-(R_F/R_{off}) \cdot V_{off} = -8$ 

وهذا يتحقق بضبط:  $R_{off} = R$ ، و  $1 = N_{off}$ 

ويبين جدول (7-4) الجهود التناظرية .

جدول (7-4)

	قمية	الدخول الر		الخرج التناظري
<b>b</b> <sub>3</sub>	<b>b</b> <sub>2</sub>	b <sub>1</sub>	b <sub>o</sub>	v
0	0	. 0	0	-8
0	0	0	1	-7
0	0	1	0	-6
0	0	1	1	-5
0	1	0	0	-4
0	1	0	1	-3
0	.1	1	0	<b>-2</b> ·₁
0	1	1	1	-1
1	0	0	0	0
1	0 1	0	1	+1
1	0	1	0	+2
1	0	. 1	1	+3
1	1	0	0	+4
1	1	0	1	+5
1	1	1	0	+6
1	1	1	1	+7

ج- إذا تغير الدخل الرقمى للمحول ليصبح  $\overline{b}_3$   $b_2$   $b_1$   $b_3$   $b_4$   $b_5$   $b_6$   $b_7$  المحول المحول المحول الخرج التناظرية من جدول (7-4) ونحصل عليها في النهاية في الجدول (7-5).


جدول (7-5)

الخرج النتاظرى الدخول الرقمية الدخول الرقمية الخرج النتاظرى العربية الخراج النتاظرى العربية ا			(					
1       0       0       0       -8         1       0       0       1       -7         1       0       1       0       -6         1       0       1       1       -5         1       1       0       0       -4         1       1       0       1       -3         1       1       1       0       -2         1       1       1       1       -1         0       0       0       0       0       0         0       0       0       0       0       0         0       0       0       1       +1       +1         0       0       0       1       1       +3       +2         0       0       1       0       +4       +3       +4         0       1       0       0       +4       +5         0       1       1       0       +6         0       1       1       1       +7		الدخول الرقمية						
1       0       0       1       -7         1       0       1       0       -6         1       0       1       1       -5         1       1       0       0       -4         1       1       1       0       -2         1       1       1       1       -1         0       0       0       0       0       0         0       0       0       0       0       0         0       0       0       1       +1       -1         0       1       1       1       1       0       0       0       0       0       1       1       1       0       1       1       0       0       1       1       0	b <sub>3</sub>	b <sub>2</sub>	$b_1$	b	V			
1       0       1       0       -6         1       0       1       1       -5         1       1       0       0       -4         1       1       1       0       1       -3         1       1       1       0       -2       -2         1       1       1       1       1       -1         0       0       0       0       0       0       0       0         0       0       0       0       0       1       +1       +1         0       0       0       1       0       +2       -2       -4       -1	1	0	0	0	-8			
1       0       1       1       -5         1       1       0       0       -4         1       1       0       1       -3         1       1       1       0       -2         1       1       1       1       -1         0       0       0       0       0       0         0       0       0       0       0       0         0       0       1       0       +2         0       0       1       1       +3         0       1       0       0       +4         0       1       0       1       +5         0       1       1       0       +6         0       1       1       1       +7	1	0	0	1	-7			
1       1       0       0       -4         1       1       0       1       -3         1       1       1       0       -2         1       1       1       1       -1         0       0       0       0       0         0       0       0       0       0         0       0       1       0       +2         0       0       1       1       +3         0       1       0       0       +4         0       1       0       1       +5         0       1       1       0       +6         0       1       1       1       +7	1	0	1	0	-6			
1       1       0       1       -3         1       1       1       0       -2         1       1       1       1       -1         0       0       0       0       0       0         0       0       0       0       1       +1         0       0       0       1       0       +2         0       0       1       1       +3         0       1       0       0       +4         0       1       0       1       +5         0       1       1       0       +6         0       1       1       1       +7	1	0	1	1	5			
1       1       1       0       -2         1       1       1       1       -1         0       0       0       0       0         0       0       0       1       +1         0       0       1       0       +2         0       0       1       1       +3         0       1       0       0       +4         0       1       0       1       +5         0       1       1       0       +6         0       1       1       1       +7	1	1	0	0	-4			
1       1       1       1       -1         0       0       0       0       0         0       0       0       1       +1         0       0       1       0       +2         0       0       1       1       +3         0       1       0       0       +4         0       1       0       1       +5         0       1       1       0       +6         0       1       1       1       +7	1	1	0	1	-3			
0       0       0       0       0         0       0       0       1       +1         0       0       1       0       +2         0       0       1       1       +3         0       1       0       0       +4         0       1       0       1       +5         0       1       1       0       +6         0       1       1       1       +7	1	1	1	0	-2			
0       0       0       1       +1         0       0       1       0       +2         0       0       1       1       +3         0       1       0       0       +4         0       1       0       1       +5         0       1       1       0       +6         0       1       1       1       +7	1	1	1	1	-1			
0     0     1     0     +2       0     0     1     1     +3       0     1     0     0     +4       0     1     0     1     +5       0     1     1     0     +6       0     1     1     1     +7	0	0	0	0	0			
0     0     1     1     +3       0     1     0     0     +4       0     1     0     1     +5       0     1     1     0     +6       0     1     1     1     +7	0	0	0	1	+1			
0     1     0     0     +4       0     1     0     1     +5       0     1     1     0     +6       0     1     1     1     +7	0	0	1	0	+2			
0     1     0     1     +5       0     1     1     0     +6       0     1     1     1     +7	. 0	0	1	1	+3			
0     1     1     0     +6       0     1     1     1     +7	0	1	0	0	+4			
0 1 1 1 +7	0	1	0	1	+5			
	0	1	1	0	+6			
	0	1	1	<u> </u>	+7			

من الجدول السابق، نلاحظ أن هذا محول D/A يقوم بتحويل تشكيل تكامل الإثنين إلى إشارة تناظرية.


الفصل السابع

يبين شكل (7-40) محول R-2R D/A السلمي.




شكل (7-40) محول D/A سلم R-2R

وهنا تستخدم مقاومات بقيمتين فقط هما: R و R ، وتطبق الدخول على شبكة المقاومات من خلال مفاتيح تحكم رقمية، وتتحرك ريشة المفتاح في أحد إتجاهين (1 أو 0) معتمداً على الدخل الرقمي المناظر للبت (1 أو 0) على الترتيب، ولتحليل هذه الدائرة وللتبسيط، نفرض شبكة محول D/A سلم R-2R تعمل ب R-2R على على المبينة في شكل R-2R ، وحيث فرضنا أن: 100 هو الدخل الرقمي.



شكل (41-7) شبكة محول D/A سلم R-2R تعمل بـ 3-بت

ويمكن تبسيط الدائرة باستخدام نظرية ثقينن Thevenin's theorem، وبتطبيق النظرية عند XX نحصل على الدائرة المبينة في شكل (a-42-7), وبالمثل عند تطبيق النظرية عند كل من YY, و ZZ نحصل على الدائرتين المبينتين في شكلى تطبيق النظرية عند كل من YY, و YY, Y



شكل (7-42) تبسيط دائرة الشكل (7-42)

ونلاحظ أنه في كل الأحوال كانت المقاومة المكافئة مساوية 3R، لذا نحصل على الدائرة في الشكل (d-42-7)، وهي الدائرة المكافئة لدائرة الشكل (d-42-7) يعين جهد الخرج التناظري  $V_0$  كالآتي:

$$V_0 = -\{ (R_F/3R).(V_R/2^3)b_0 + (R_F/3R).(V_R/2^2)b_1 + (R_F/3R).(V_R/2^1)b_2 \}$$

$$= -(R_F/3R).(V_R/2^3) [4b_2 + 2b_1 + 1b_0]$$
(7-25)


وتبين المعادلة (7-25) إن جهد الخرج التناظرى يتناسب مع الدخل الرقمى وعامة ولمحول N بت من رقمى لتناظرى يمكن إستنتاج جهد الخرج التناظرى والحصول عليه بالمثل كالتالى:

$$V_0 = (2^{N-1}b_{N-1} + 2^{N-2}b_{N-2} + .... + 2^2b_2 + 2^1b_1 + 2^0b_0)$$
 (7-26)  
• eail education of the equation of the equation of the equation (3-26)

$$R_F = 3R$$
 9 ·  $V_R = -2^N V$  ·

ونلاحظ من النوعين السابقين من المحولات أن عدد المقاومات المطلوبة لمحول نوع المقاومة الوزنية لعدد N-بت تساوى N، بينما عددها يساوى 2N لمحول نوع السلمى R-2R، إلا أن قيم المقاومات تتصاعد فى الحالة الأولى من R إلى 2R إلى NR.... NR. مما يجعل المحول نوع المقاومة الوزنية غير مناسب، إلا أنه يمكن تعديل دائرة الشكل (7-39) لتلائم عدد كبير من البتات بدون التعرض إلى الزيادات التصاعدية فى قيمها، وأحد هذه الدوائر، الدائرة المبينة فى شكل (7-43)، حيث تطبق الأربعة بتات التأثير الأعلى بنفس الطريقة المستخدمة فى محول المقاومة الوزنية أما الأربعة بتات التأثير الأدنى فتطبق من خلال مقاومة r بالإضافة إلى المقاومات الوزنية، مما يؤدى إلى إنتاج تيارات لدخل مكبر العمليات بسبب مجموعة بتات التأثير الأدنى، ومجموعة بتات التأثير الأعلى بالتناسب: 1/16

$$(b_3/b_7 = b_2/b_6 = b_1/b_5 = b_0/b_4 = 1/16)$$
.



شكل (7-43) محول D/A نوع مقاومة موزونة معدل

ويتم تعيين المقاومة r بالطريقة التالية :

بفرض أن البت:  $b_3 = 1$ ، وأن:  $b_2 = b_1 = b_0 = 0$ ، ويبين شكل (a–44–a) تبسيطاً لهذه الدائرة، ومنه الدائرة المناظرة لهذا الجزء، كما يبين شكل (a–44–a) تبسيطاً لهذه الدائرة، ومنه يكون الدخل a1 لمكبر العمليات كالآتى:

$$I_{in} = \frac{V_R}{R + \frac{r(8/7R)}{(r+8/7R)}} \times \frac{(\frac{8}{7}R)}{(r+\frac{8}{7}R)}$$
 (7-27)

ويجب أن يكون التيار مساوياً 1/16 من التيار المتسبب من الدخل  $b_7$  (وهو:  $V_R/R$ )، وعلى هذا يكون:

$$\frac{V_{R}(\frac{8}{7}R)}{R(r+\frac{8}{7}R)+r(\frac{8}{7}R)} = \frac{V_{R}}{16R}$$

دوائر النوقيث والمحولات

1

**.** 


الفصل السابع

r = 8 R (7-28)

ومع هذه القيمة من المقاومة r ، يمكن التحقق من أن التيارات المتسببة من الدخول:  $b_1$  ،  $e_2$  ،  $e_3$  ،  $e_4$  ،  $e_5$  ،  $e_6$  ،  $e_6$  ،  $e_7$  ،  $e_8$  على الترتيب، ويتم حساب جهد الخرج التناظرى  $e_8$  للدائرة المعدلة الموجودة في شكل ( $e_8$ )، وبإعتبار أن:  $e_8$  ، بالعلاقة التالية:

$$V_{0} = -\left(\frac{V_{R}}{R}R_{F}b_{7} + \frac{V_{R}}{2R}R_{F}b_{6} + \frac{V_{R}}{4R}R_{F}b_{5} + \frac{V_{R}}{8R}R_{F}b_{4} + \frac{V_{R}}{16R}R_{F}b_{3} + \frac{V_{R}}{32R}R_{F}b_{2} + \frac{V_{R}}{64R}R_{F}b_{1} + \frac{V_{R}}{128R}R_{F}b_{0}\right)$$

$$= -\left(\frac{V_{R}}{2^{7}} \cdot \frac{R_{F}}{R}\right) \cdot \left(2^{7}b_{7} + 2^{6}b_{6} + \dots + 2^{2}b_{2} + 2^{1}b_{1} + b_{0}\right)$$
(7-29)



شكل (7-44) جزء من المحول D/A نوع مقاومة وزنية المعدل

ونلاحظ من المعادلة (7-29) أن جهد الخرج التناظرى يتناسب مع الدخل الرقمى، وأن عدد المقاومات في هذه الدائرة أقل، كما أنه تم التقليل من التصاعد في قيم المقاومات، والتشكيل المستخدم يمكن استخدامه لأى عدد من البتات.

#### خصائص المحولات D/A:

الخصائص الرئيسية التي تحدد المحولات D/A كالآتي:


- . Linearity الخواص الخطية -1
  - الدقة Accuracy -2
- 3 زمن الإستقرار Setteling time
- -4 الحساسية لدرجة الحرارة Temperature sensitivity

## : Linearity الخواص الخطية

فى المحول D/A يجب أن تقابل الزيادات المتساوية فى الدخول الرقمية زيادات متساوية فى جهود الخرج التناظرى، وبالتالى نحصل على علاقة خطية بين الدخل والخرج، ولكننا نجد أن الواقع غير ذلك حيث نجد أن العلاقة بين الدخل والخرج تكون غير خطية، ويرجع السبب فى ذلك إلى الخطأ فى قيم المقاومات المستخدمة والجهود الواقعة على المفاتيح، والخواص الخطية تكون مقياس الدقة الذى يحدد العلاقة بين الدخل والخرج.

ويبين شكل (7-45) علاقة الدخل – الخرج لمحول إتجاه احادى  $\varepsilon$ -بت، حيث يمثل المحور الأفقى تكوينات الدخول الرقمية مع أخذ فترات فواصل متساوية بين كل دخل والذى يليه، كما يمثل المحور الرأسى جهد الخرج التناظرى، ويتم تمثيل الجهد الخارجى المقابل لكل دخل بنقطة، فإذا كان المحول نموذجى فستقع جميع النقط على خط واحد (والذى يسمى بخط العلاقة المتوقع) كما هو مبين فى الشكل، ويكون خطأ الخواص الخطية  $\varepsilon$  لأى دخل رقمى هو الفرق بين جهد الخرج المقابل للنقطة وجهد الخرج النموذج (الواقع على خط العلاقة المتوقع)، ويكون  $\varepsilon$  هو التغير فى جهد الخرج النماظرى المناظر لتغير دخل رقمى مكافئ لبت التأثير الأدنى.

ومن ذلك تحدد الخواص الخطية للمحول بمقارنة القيمة ع، بالقيمة ∆، فمثلا: الخواص الخطية لمحول تجارى تحدد كأقل من: ± بت التأثير الأدنى، ومعناه:  $|\epsilon| < \frac{1}{2}\Delta$ 



شكل (7-45) الخرج مقابل الدخل لمحول D/A

#### : Accuracy الدقة -2

الفصل السابع

تقاس دقة المحول بالفرق بين جهد الخرج الحقيقي وجهد الخرج المتوقع، وتحدد بالنسبة المئوية بالنسبة للمقياس الكلى أو أقصى جهد خرج، فمثلا إذا كان المقياس الكلى أو أقصى جهد خرج لمحول هو V 10 وكانت دقته %0.2 ±، فيصبح أقصى خطأ لأي جهد خرج هو:

 $0.002 \times 10 = 20 \text{ mV}$ 


## : Setteling time زمن الإستقرار –3

عند تغير الدخل الرقمي لمحول D/A فلا يتغير الخرج المناظر فجائياً، وبسبب وجود المفاتيح والأجهزة الفعالة والمكثفات الشاردة وملفات الحث المرتبطة

في المحولات من رقمي إلى تناظري D/A، يكون عدد الدخول الرقمية ثابتاً،

الفصل السابع

بالمكونات الغير فعالة للدائرة، تظهر العابرات Transients في جهد الخرج، كما يمكن أن تحدث التذبذبات، ويبين شكل (7-46) رسم نموذجي للتغير الممكن حدوثه في جهد الخرج، ويحدد المصممون الزمن المطلوب كي يستقر جهد الخرج عند قيمة تعادل (½ ± بت التأثير الأدنى) من القيمة النهائية بمجرد إدخال الدخل الرقمى، ويشار هذا الزمن بزمن الإستقرار، وهذا يفرض حدود للتردد التي يمكن عندها أن يتغير الدخل الرقمى، فعند العمل عند ترددات عالية جدا ، فمن الممكن عدم توافر الوقت الكافى للإستقرار عند قيمة الجهد الصحيحة قبل وصول الدخل الرقمي



شكل (7-46) زمن الاستقرار لمحول D/A

# : Temperature sensitivity الحساسية لدرجة الحرارة

يتغير جهد الخرج التناظري لأي دخل رقمي ثابت، وذلك راجع للحساسية للحرارة لمنبع الجهد وللمقاومات ومكبرات العمليات.. إلخ وتحدد بـ : Cppm/℃.

# 7-7-2 المحواات من نناظرى إلى رقمي A/D : A/D

ففى المحول D/A 3-بت على سبيل المثال يكون عدد الدخول الممكنة 8، أما في المحولات من تناظرى إلى رقمى فيمكن أن يأخذ الدخل التناظري أي قيمة في مدى معين، بينما يمكن أن يتخذ الخرج الرقمي قيم محددة عددها مثلا 2 المحول A/D 3 معين، بينما يمكن 1/7 V

 $V_{R1} = 1/14V$ 

القيمة جهد الخرج الجهد الرقمية التناظرى المكافئ التناظري  $V_{R7} = 13/14V$ 6/7 V  $V_{R6} = 11/14V$ 5/7 V  $V_{R5} = 9/14V$ 4/7 V  $V_{R4} = 7/14V$ 3/7 V  $V_{R3} = 5/14V$ 2/7 V  $V_{R2} = 3/14V$ 

شكل (7-48) التحويل الكمي مع أقصى خطأ 14/14

ومن الشكل يتبين أن أقصى خطأ كمي سبكون: ٧/١٤ الأي دخل جهد تناظري ٧٤ في المدي من ٥ إلى ٧، كما يمكن أن يجدد الخطأ الكمي بدلالة بت التأثير الأدنى LSB فمثلا بالنسبة لحالتنا التي نحن بصددها، يكون أقصى خطأ كمى هو LSB 1/2 LSB.

## 7-7-3 المحول A/D بالمقارنات المنوازية:

يبين شكل (7-49) محول A/D 3-بت بمقارنات متوازية Parallel Comparison، ومطلوب تحويل الجهد التناظري ٧٥ إلى الشكل الرقمي، ويتم توليد الجهود المرجعية المناظرة للمقياس الكلى V (أى: $V_{R2}$  و $V_{R1}$ ، و...) باستخدام شبكة مقاومات (عد إلى شكل 10-48) ويتم مقارنة الجهد Va في الحال بالجهود المرجعية باستخدام مقارنات، ونحصل منها على خرج 7-بت والتي تخزن في الماسكات، ثم باستخدام ولهذا فيكون المطلوب هو تمثيل المدى الكلى لجهد الخرج بطريقة مناسبة على فتر ات عددها 2<sup>n</sup>، حیث تناظر کل فترة خرج تناظری ما.

فلنعتبر جهداً تناظرياً يأخذ مدى من 0 إلى ٧، وجهد خرج 3-بت لأى جهد على المدى، ونقسم المدى الكلى لهذا الجهد إلى 8 فترات (خرج 3-بت)، يبلغ طول كل فترة ٧/8، وتتسب كل فترة إلى قيمة رقمية وحيدة، ويشار لهذه العملية بالتحويل الكمى Quantization، ويبين شكل (7-48) فترات الجهد التناظرى والقيم الرقمية المناظرة، ومنه نلاحظ أن المدى الممثل بفترة معينة يمكن تمثيله بقيمة رقمية واحدة، فالقيمة الرقمية التي تمثل 5/8 من المدى هي 101، ولهذا نجد أن هناك خطأ يعزى إلى التحويل الكمى يبلغ أقصى قيمة له ٧/٥، ويمكن تقليل الخطأ بإختيار الستة فترات الداخلية وجعل كل فترة مساوية ٧/٦ بينما نجعل كل من الفترة العليا و السفلي مساوية ٧/١٤٠

الجهد التناظرى		القيمة الرقمية المكافئة
V		
7/8 V		<b>111</b>
6/8 V		110
5/8 V	***	101
4/8 V		100
3/8 V		011
2/8 V		010
1/8 V		001
0		000

شكل (7-47) عملية التقدير

ويبين شكل (7-48) هذه الفترات وقيمها الرقمية المنسوبة لها وجهود الخرج التناظرية، عند تطبيق هذه الإشارات الرقمية على محول D/A.

جدول (7-6)

الدخل التناظرى		خروج المقارن				الخرج الرقمي				
Va	C <sub>7</sub>	$C_6$	C <sub>5</sub>	C <sub>4</sub>	C <sub>3</sub>	$C_2$	$C_1$	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>
$0 \le V_a < V_{R1}$	0	0	0	0	0	0	0	0	0	0
$V_{R1} < V_a < V_{R2}$	0	0	0	0	0	0	1	0	0	1
$V_{R2} < V_a < V_{R3}$	0	0	0	0	0	1	1	0	1	0
$V_{R3} < V_a < V_{R4}$	0	0	0	0	1	1	1	0	1	1
$V_{R4} < V_a < V_{R5}$	0	0	0	1	1	1	1	1	0	0
$V_{R5} < V_a < V_{R6}$	0	0	1	1	1	1	1	1	0	1
$V_{R6} < V_a < V_{R7}$	0	1	1	1	1	1	1	1	1	0
$V_{R7} < V_a \le V$	1	1	1,	1	1	1	1	1	1	1

# 7-7-4 محول A/D المنعاقب النقريبي :

يمكن تمثيل محول A/D المتعاقب التقريبي Successive-approximation كالآتي: بفرض جسم مجهول الوزن يتراوح وزنه بين 0، و 1 كجم ، فنفرض وجود ميزان وأثقال 1/2 ، و1/4 ، 1/8 كجم حيث تستخدم هذه الأثقال في محاولات متتابعة لتحديد وزن الجسم.


تبدأ العملية بوضع الجسم مجهول الوزن و W في أحد كفتى الميزان، ووضع الثقل 1/2 كجم في الكفة الأخرى، فإذا كان:

1 كجم الله و كتابة 1  $W_a ≥ 1/2$  كجم وإضافة الثقل 1/4 كجم الله وكتابة 1 كــ: بت تأثير أعلى .

0 كتابة الثقل 1/2 كجم، ووضع الثقل 1/4 كجم بدلا منه، مع كتابة 0 كــ: بت تأثير أعلى.

ونستمر فى المحاولات مع أوزان تنازلية مقسومة على 2، وفى كل مرة يكتب بت 1 عند الإحتفاظ بالتقل، بينما يكتب بت 0 فى حالة إزالته، ويبين شكل (7-50) العملية كاملة .

دائرة كشف تتحول هذه الإشارة الرقمية 7-بت إلى خرج رقمى 8-بت، ويبين جدول (10-7) خروج المقارنات والخرج الرقمى بـ 8-بت لكل فترة جهد تناظرى، وقاعدة التحويل باستخدام المقارنات المتوازية هى الأبسط والأسرع إلا أن عيبها الرئيسى هى كثرة عدد المقارنات كلما كثرت عدد البتات، حيث يحدد عددها من العلاقة (1-1).



شكل (7-49) محول 3-بت بمقارن توازى

الفصل السابع

الفصل السابع

461


ويكون هذا التعويض مساويا نصف أقل ثقل أى: 1/16 كجم، ويبين شكل (7-51) الفترات المناظرة لكل خرج ثنائي نتيجة لهذا التعويض.

الوزن المجهول	القيمة الرقمية
Kg	المكافئة
15/16	111
13/16	
11/16	 110
9/16	101
7/16	100
	011
5/16	010□
3/16	001
1/16	000
0	

شكل (7-51) تأثير تعويض المقياس في الأوزان التقريبية التعاقبية

وباستخدام القاعدة التي نوقشت مسبقا ، يمكن تحقيق محول A/D كما هومبين في شكل (7–52)، وهنا يؤدى المقارن دور المقياس حيث يستخدم خرجه لتهيئة وإعادة تهيئة البتات في خرج المبرمج programmer ويتحول هذا الخرج إلى جهد تناظرى مكافئ (بواسطة محول D/A) ومنه يُطرح جهد التجاوز، ثم تطبيقه على نهاية دخل العكس للمقارن، ويجب ملاحظة ان جهد التجاوز Offsct Voltage قد تم إضافته إلى جانب الوزن المجهول، ولهذا فهو يطرح من جانب الوزن المعلوم للحصول على التأثير المكافئ، وستتغير مخارج المبرمج فقط في وجود نبضة الساعة.

ولبدئ التحويل، يُهيأ المبرمج بحيث يكون بت التأثير الأعلى عند 1 بينما تكون الله بتات الأخرى عند 0,5 حيث يتحول هذا إلى إشارة تناظرية (بواسطة محول



شكل (7-50) عملية تعاقب تقريبي لمحول A/D


ويكون الوزن 1/2 تمثيلا لـ بت التلأثير الأعلى، يليه الوزن 1⁄2 ممثلا للـ بت التالى الأقل، و...وهكذا، فمثلا يكون الوزن الذي يمثل الرقم الثنائي 101 محسوباً كالتالى:

$$(1 \times 1/2) + (0 \times 1/4) + (1 \times 1/8) = 5 / 8 \text{ kg}.$$

فبفرض وجود جسم مجهول الوزن ووزنه أقل من 1/2 كجم بقليل، فبالتالى ومن ومن طريقة التعاقب التقريبي نجد ان الوزن الرقمي المكافئ هو: 011، والذي يمثل وزن قيمته 3/8 كجم، وهذا يبين خطا كمي قيمته 1/8 كجم، ولتقليل هذا الخطأ يكون من الضروري عمل تعويض للمقياس أي جعله يميل في إتجاه الوزن المجهول،

D/A وحيث يقوم المقارن بمقارنة هذه الإشارة مع دخل الجهد التناظرى  $V_0$  فإذا كان  $V_0 \leq V_0$  يصبح خرج المقارن  $V_0$  عاليا HIGH ويُهيئ البت التالى، وعلى الجانب الآخر، إذا كان  $V_0 < V_0$  يصبح خرج المقارن  $V_0$  منخفضاً  $V_0$  فيعيد تهيئة بت التأثير الأعلى ويُهيئ البت التالى، وهكذا يتم المحاولة بـ 1 في كل بت للمحول  $V_0$  لحين الحصول على المكافئ الثنائي لدخل الجهد التناظرى.

ونجد أن هذا النوع من المحول N-بت يتطلب نبضات ساعة عددها N، مما يجعلنا نقول أن هذا النوع أبطأ من المحول بمقارن توازى.




شكل (A/D) محول A/D متعاقب تقريبي

## 7-7-5 محول A/D العداد:

A/D يمكن تحويل المحول المتعاقب التقريبي المبين في شكل (7–52) إلى محول A/D العداد Counting A/D converter، إذا تم استبدال المبرمج بعداد تصاعدي بدخل مسح، والذي يتم توقيته Clocked فقط طالما أن 1 = 0، ولبدء التحويل، يُعاد تهيئة العداد عند صفر باستخدام نبضة مسح، ويؤخذ خرج العداد كدخل للمحول D/A وحيث يُقارن خرجه (مع جهد تعويض) بدخل الجهد التناظري 0، فإذا كان:

بوابة AND بينما نبضات الساعة هي الدخل الآخر. ويكون خرج البوابة هو نبضة بوابة  $V_a > V_i$ 

الساعة الداخلة للعداد، أى أنه فى حالة مايكون الخرج: 1=0، تكون نبضات الساعة المطبقة على طرف دخل الساعة للعداد ويتواصل العد ، ومع إزدياد عدد النبضات خطيا مع الزمن يزيد الجهد ، $V_1$  كما هو مبين فى شكل (7-53)، وطالما ان جهد الدخل ، $V_2$  اكبر من الجهد ، $V_3$  يكون خرج المقارن عاليا وتنتقل نبضات الساعة إلى العداد، وعندما يزيد جهد الدخل ، $V_3$  عن الجهد ، $V_3$  يتغير خرج المقارن ، $V_3$  إلى القيمة المنخفضة LOW تتوقف blosabled البوابة (AND كما يتوقف عد العداد، ويمكن قراءة خرج العداد ككلمة رقمية تمثل جهد الدخل التناظرى، ويكون  $V_3$  هو أقصى عدد من نبضات الساعة المطلوبة لعمل التحويل فى المحول  $V_3$  النوعين السابقين.



شكل (7-53) شكل الموجة لمحول A/D العداد

## 7-7-6 محول A/D اطبه اطردوج:


يبين شكل (7-54) المخطط الوظيفي للمحول A/D الميل المزودج Dual-slop والذي يتكون من 4 اقسام رئيسية:

1− دائرة مكامل integrator.

2− مقارن.

3- عداد ثنائي.

4− مفتاح قائد Switch driver.



شكل (A/D) محول A/D مزدوج الميل


وتبدأ عملية التحويل عند الزمن: t=0 ميث يكون المفتاح  $S_1$  عند الوضع  $O_1$  فيصل الجهد التناظرى  $O_2$  إلى دخل دائرة المكامل والتي يكون خرجها  $O_3$  كالتالى:

$$V_0 = (-\frac{1}{\tau})_0^t V_a dt = -(V_a / \tau)t.$$

وهذا الخرج  $v_0$  يجعل خرج المقارن  $v_0$  عالياً بما يُمكن البوابة AND، وبالتالى تسمح البوابة لنبضات الساعة بالوصول إلى طرف دخل الساعة  $v_0$  للعداد والذى كان ممسوحاً فى الحالة الإبتدائية، ويعد العداد من  $v_0$  الى 11...11 عند تطبيق نبضات ساعة عددها  $v_0$  وعند نبضة الساعة التالية  $v_0$  يُمسح العداد ويصبح خرج القلاب  $v_0$  مساويا: 1، وهذا الخرج يتحكم فى المفتاح  $v_0$  والذى يتحرك للوضع

1 عند الزمن  $T_1$  وموصلاً الجهد  $V_R$  - لدخل دائرة المكامل فيبدأ خرجها  $V_0$  في التحرك في الإتجاه الموجب ، ويستمر العداد في العد طالما أن  $V_0$  >  $V_0$  وبمجرد وصول  $V_0$  عند القيمة الموجبة عند الزمن  $V_0$  يصبح  $V_0$  منخفضاً ، مسببا عدم التمكين للبوابة  $V_0$  ومما يجعل العداد يتوقف عن العد في غياب نبضات الساعة.

ويبين شكل (7-55) أشكال الموجة للجهود  $V_{c}$  و  $V_{c}$ 



 $V_{c}$  و  $V_{o}$  و أشكال الموجة للجهود و  $V_{c}$ 

ويحسب الزمن T<sub>1</sub> من العلاقة:

$$T_1 = 2^N T_C$$
 (7-30)

حيث: Tc هي الفترة الزمنية لنبضة الساعة.


 $V_0$  عند الوضع 1، يصبح جهد الخرج لدائرة التكامل  $V_0$  كالتالى:

$$V_0 = \frac{-V_a}{\tau} T_1 + \frac{V_R}{\tau} (t - T_2)$$
 (7-31)

وعند:  $t = T_2$ ، یکون: 0 = 0، وعلی هذا یکون:

$$T_2 - T_1 = \frac{V_a}{V_B} T_1 = \frac{V_a}{V_B} 2^N T_C$$
 (7-32)

الخرج Vc صنغير جدا، فيستخدم المذبذب الأحادى الإستقرار ليحفظ المفتاح S على وضع القفل لزمن يكفى للتفريغ التام للمكثف، ويعتمد المعدل الذى يُفرغ عنده المكتف على مقاومة المفتاح.



شكل (7-56) محول جهد إلى تردد

فبفرض أن  $T_d$  هي سعة نبضة المذبذب ، فلهذا يظل المفتاح  $T_d$  مغلقاً لزمن قدره له يُفتح بعده ويعود الجهد  $V_0$  في الإنخفاض ثانية.  $T_d$ 

ومع فرض أن زمن التكامل (Integration time (T أكبر بكثير من سعة نبضة المذبذب ( $T_d$ ) ، فيحسب تردد أشكال الموجة  $V_c$  ،  $V_c$  كالتالى:

$$f = 1/(T + T_d) \approx 1/T = (1/\tau).(V_a/V_R)$$
 (7-35)

الفصل السابع

وإذا كان n هو العد عند الزمن  $T_2$ ، فيكون:

$$T_2 - T_1 = n. T_c = \frac{V_a}{V_B} 2^N T_c$$
 (7-33)

ومنه يكون:

$$n = (V_a/V_B).2^N (7-34)$$

وهذا يُظهر أن خرج العداد يتناسب مع الجهد التناظرى  $V_a = 2^N$ ، وإذا كان:  $V_R = 2^N$ فمن ذلك يكون:

 $n = V_a$ 

أى أن العد المسجل في العداد يكون عددياً مساوياً للجهد التناظري Va.

وهذا النوع من المحولات يستخدم غالباً في الفولتاميترات الرقمية للدقة الجيدة فى التحويل وأيضاً بسبب التكلفة المنخفضة، أما أهم عيوب وهذا النوع من المحولات فهي السرعة البطيئة.

# 7-7-7 محول A/D باستخدام تحويل الجهد إلى نردد:

يمكن تحويل الجهد التناظرى إلى الشكل الرقمي وذلك بإنتاج نبضات يتناسب ترددها مع الجهد التناظري، وبتثبيت الفواصل الزمنية بين هذه النبضات يتم عدها بواسطة عداد تتناسب قراءته مع تردد هذه النبضات وبالتالي مع الجهد التناظري.

ويبين شكل (a-56-7) محول جهد إلى تردد ، حيث يطبق الجهد التناظري  $V_a$ على دائرة مكامل، ويطبق خرجها ٧٥ على طرف الدخل العكس لمقارن، بينما يوصل طرف الدخل غير -العكس بجهد مرجعي V<sub>R</sub> -.

في البداية يكون المفتاح S مفتوحاً ، ويقل الجهد ٧٥ خطيا مع الزمن يحدد هذا  $V_0$  من العلاقة  $V_0 = -V_a t/\tau$  من العلاقة  $V_0 = -V_a t/\tau$  من العلاقة من الجهد – عند الزمن T=T، يصبح خرج المقارن  $V_c$  عاليا HIGH، فيؤدى هذا – القيمة  $V_c$ ومن خلال المذبذب الأحادى الإستقرار - إلى قفل المفتاح ٤، مما يؤدى إلى تفريغ المكثف C ومعيداً خرج دائرة المكامل Vo ليكون مساوياً: O، وحيث أن عرض نبضة

هناك مكان لإستخدام هذه الأجهزة بسبب الدوائر التكاملية المتاحة على شكل

البوابات ومكبرات العمليات والمذبذبات والمؤقِّت 555، كما يمكن باستخدام هذه

الدوائر التكاملية تصميم العديد من الدوائر المفيدة، كما أن الفهم الكامل لعمل هذه

من التناظري للرقمي وفي التحويل من الرقمي إلى التناظري، ويُفضل التشكيل

المبين في شكل (7-43) لملاءمة عدد كبير من الله بتات في المحولات D/A، أما من بين المحولات A/D التي تمت مناقشتها فأسرعها نوع المقارنات المتوازية، ومن

هنا يكون الإختيار الصحيح إذا كانت أقصى سرعة هي المطلوبة، أما نوع التتابع

التقريبي فإن سرعته أقل من سرعة نوع المقارنات المتوازية، إلا أنه يتطلب مكونات مادية أقل لذا فهو مفضل تماما، كما أن نوع الميل المزدوج فيعد أيضا من المحولات التي تستخدم بتوسع في الأجهزة مثل: الفولتاميترات الرقمية حيث لايهم

كما يلزم ضبط مستويات جهد الخرج للمحولات A/D لتكون ملائمة لعائلات

كما تمت في هذا الفصل دراسة بعض التقنيات الشائعة الإستخدام في التحويل

الدوائر يكون أساسى للإستخدام الكفء لها في التطبيقات الجديدة.

الفصل السابع

فيها خاصية بطئ التحويل.

المنطق مثل: TTL و CMOS.


دوائر النوقيث والمحولات

وهكذا يمكن الحصول على خرج شكل موجة يتناسب ترددها مع جهد الدخل النتاظرى ويبين شكل (7-57) محول A/D يستخدم محول الجهد إلى التردد (7-57) السابق، حيث يُطبق خرج المحول عند مدخل الساعة CK للعداد من خلال بوابة AND ، وتُمكن البوابة AND لفترة زمنية ثابتة 7-1, ويحسب قراءة العداد 1-1 عند الزمن: 1-1 وتكون متناسبة مع الجهد 1-1 من العلاقة:

 $n = f T_1 = (1/\tau).(V_a/V_R).T_1$ 

(7-36)

الفصل السابع



(V/F) محول A/D يستخدم محول الجهد إلى التردد (V/F) محول

## 8-7-7 مواصفات المحولات 8-7-7

المواصفات الرئيسية التي تحدد المحو لات A/D كالآتي:

- 1- مدى جهد الدخل.
- 2- إعاقة الدخل Input impedence.
  - -3 الدقة Accuracy -3
- 4- زمن التحويل Conversion time.
  - 5- تشكيل الخرج الرقمى.


## \* وفى نهاية الفصل يمكننا القول:

فى هذا الفصل تمت مناقشة بعضاً من الدوائر ذات الفائدة فى توليد أشكال الموجة الموقتة، ويمكن تصميم هذه الدوائر باستخدام أجهزة محددة إلا أنها لم يعد

# تدريبات

## تدریب (1-7) :

تحقق مِن أن الدائرة المبينة في شكل (7-58) تعمل كمذبذب غير مستقر.



شكل (7-58) دائرة التدريب (7-1)

#### تدريب (7-2) :

فى الدائرة فى شكل (7-2)، تحقق من أن وجود جهد الخرج  $V_0$  فى حالة المنطق  $V_0$  يجعل الدائرة فى حالة غير مستقرة.

تحقق من المعادليتن (٦-5)، و (٦-6).

## تدریب (7-4) :

في الدائرة التي في شكل (7-12) إذا كان دايودا زينر متماثلان ومع:

 $V_R = 1 \ V$  ،  $V_D = 0.6 \ V$  . التوصيل:  $V_{Z1} = V_{Z2} = V_Z = 4.6 \ V$  فإوجد  $V_{UT}$  ، و  $V_{UT}$  ، و  $V_{UT}$  .


إرسم شكل الموجة لجهد الخرج إذا كان ٧٠ جهد جيبي بقيمة قمية تبلغ ٧٥.

## تدریب (7–5) :

فى دائرة المذبذب غير المستقر فى شكل (7-13)، إذا كانت جهود الإنهيار Breakdown voltages لدايودى زينر مختلفين، فاستنتج تعبير لتردد الموجة المربعة.

#### تدریب (7–6) :

إذا تم إستبدال المقاومة  $R_i$  في شكل (7-13) بالدائرة المبينة في شكل (7-59)، فاوجد شكل الموجة لجهد الخرج وفترته الزمنية.



شكل (7-59) دائرة للتدريب (7-6)

## تدریب (7-7) :

 $V_0 = -V_0$  تحقق من أن الدائرة في شكل (7-16) لايمكن أن تظل في الحالة:  $V_0 = -V_0$  تحت ظرف الحالة الثابتة.

## تدریب (7-8) :

حقق المعادلة (7-13).

## تدریب (7-9) :

يتطلب لإشارة مرور أن يظل الضوء الأحمر لمدة s 30، بينما يظل الضوء الأخضر لمدة s 60 بمفتاح اوتوماتيكي ، فصمم دائرة لتحقيق هذا الغرض.

## تدريب (7-10) :

مطلوب تصميم دائرة طلقة واحدة لتوليد نبضات عرضها 2 µs باستخدام:

أ- الدائرة 74121.

ب- الدائرة 74122.

دوائر النوقيث والمحولات

## تدریب (7-11) :

باستخدام الدائرة 74121، مطلوب تصميم دائرة طلقة واحدة لتوليد نبضات عرضها ms باستخدام:

أ- المقاومة الداخلية.

ب- مقاومة خارجية قيمتها 40 ΚΩ.


وكم يبلغ أقصى تردد لنبضات الإشعال في كل حالة.

## تدریب (7–12) :

باستخدام المؤقِت 555 مطلوب تصميم مولد موجة مربعة ترددها 100 KHz، وبمعامل دورة خدمة قدره 60%.

## تدريب (7-13) :

أ- إشرح عمل دائرة المذبذب الغير مستقر الذي يستخدم مؤقِّت 555 والمبين في شكل (7-60)، مع رسم أشكال الموجة.



شكل (7-60) دائرة التدريب (7-13)

ب- إوجد تعبير للفترة الزمنية لشكل الموجة للخرج.

ج- هل من الممكن الحصول موجة مربعة بمعامل دورة خدمة %50 ؟، وإذا كانت الإجابة بنعم، فإوجد الشرط الذي يحقق ذلك.

د- إذا كانت:  $R_B = 20 \text{ K}\Omega$  ، فاوجد قيمة  $R_B$  التي تحقق معامل دورة الخدمة 0.50

# تدریب (14-7) :

تحقق من أن الدائرة المبينة في شكل (7-34) لا يمكن أن يكون خرجها عالى HIGH في الحالة الثابتة .



ස්කෘෂ්<del>ය</del> 1–8

8-2 منظومة الخاكرة ونشفيلها

8-4 liglg llहिविधि

PLDs قيمانة المنطق القابلة البرمية PLDs

#### 3-1 مقدمة:

دعنا نسأل عن الجزء الأكثر أهمية في مكونات النظام الرقمي، فمن المعروف أن المعالجة في الأنظمة الرقمية تتطلب وسيلة لتسهيل تخزين المعلومات الرقمية، وتكون هذه المعلومات المخزنة إما مجموعة من الأوامر مشفرة على الشكل الثنائي، أو بيانات مطلوب معالجتها، أو نتائج وسيطة أو نهائية...إلخ، ويسمى النظام الفرعي Subsystem المعومات المعود داخل النظام الرقمي الرئيسي والذي يقوم بتخزين هذه المعلومات بـ "الذاكرة" Memory، والتي تقع على قمة أهم الأجزاء المكونة للنظام الرقمي.

وتتوقف قوة النظام الرقمي بشكل كبير على قدرته على تخزين وإستعادة المعلومات، وكلما كبرت ذاكرة النظام الرقمي، كلما زادت مقدرتة على معالجة معلومات أكثر، فالحاسب الرقمي الذي يمتلك ذاكرة عالية يمكنه معالجة برامج أكثر تعقيداً وأكثر تفصيلاً، وقبل الذهاب بعيداً، علينا أن نتوقف لحظة لنلاحظ أن ذاكرة الحاسب - مهما كانت - لايمكن أن تصل إلى الديناميكية التي تتصف بها ذاكر اتنا الحيوية، فمهما كانت قدرة ذاكرة الحاسب على تذكر وإسترجاع الحقائق الكثيرة مثل السيرة الذاتية لشخص ما، إلا أنها لاتستطيع مثلا الإستغراق وإسترجاع الذكريات السعيدة أو تذكر عطر زهرة ما أو إستعادة إنفعالات حدثت أثناء إحدى المباريات الرياضية ، وسيظل العلم عاجزاً عن تفسير كيفية إمتصاص العقل البشرى لتجارب الحياة العديدة ثم إسترجاعها والإستفادة منها متى تطلب الأمر ذلك، وعلى الرغم من هذا فإن التقدم السريع جدا الحادث في مجال الإليكترونيات جعل ذاكرات الأنظمة الرقمية بالروعة التي تجعلها تقوم بمهام صعبة جدا بل ومستحيلة، ومنها -والتبسيط وعلى سبيل المثال القدرة على تخزين معلومات لدليل تليفونات وإستعادة رقم أي مشترك في ثوان معدودة، أو تسجيل جميع المعلومات المتعلقة بالمسار الدراسي لطالب جامعي على مدى أربع سنوات ثم إستعادتها كاملة، في حين أن هذا الطالب نفسه لايستطيع تذكر إلا نسبة ضيلة جداً من هذه المعلومات.

ومنذ أكثر من 50 عاما حدثت تطورات كثيرة في ذاكرات الأنظمة الرقمية من ذاكرات القلب المغناطيسية Magnetic cores، إلى أنها ومع التطورات التي تناولت

تكنولوجيا أشباه الموصلات، أصبح من الممكن تصنيع ذاكرات أشباه الموصلات، بمختلف الأنواع والأحجام، والتي أصبحت مفضلة بسبب صغر أحجامها، ورخص ثمنها، وسرعاتها العالية، وإعتماديتها العالية High reliability، ولهذا أصبح على مصممى المعالجات الدقيقة أن يكونوا على معرفة متمكنة بأساسيات تشغيل أجهزة ذاكرات أشباه الموصلات المختلفة.

# 8-2 منظومة الذاكرة وتشغيلها :

يقصد بالذاكرة هنا أي الذاكرة الرئيسية Main memory للنظام الرقمي، وهي تعتبر المخزن الرئيسي لجميع البيانات الداخلة في عملية المعالجة، وكذلك المخزن لمجموعة التعليمات والأوامر المعبرة عن العمليات التي يتم إجراؤها، كما تقوم الذاكرة بتخزين نتائج هذه العمليات حيث يستفاد منها عند الحاجة.

في الفصل السادس تمت دراسة القلاب وهو يُعد العنصر الأساسي في ذاكرات أشباه الموصلات، وفيه يتم تخزين البيانات بعد ترجمتها إلى الشكل الثنائي، وحيث يتم تمثيل كل بيان على هيئة مجموعة من البتات 1,5، و 0,5.

ويمكن تشبيه الذاكرة بمكتبة ضخمة بها أرفف كثيرة، كما يمكن تمثيل كل رف بموقع للذاكرة Memory location، ويحتوى كل موقع على عدد من خلايا التخزين مخزن فيها عدد محدد من البتات حيث تتسع كل خلية لـ بت واحد فقط.


ومن هنا نقول أنه يوجد العديد من المواقع على شريحة الذاكرة وكل موقع يعنى كلمة واحدة مكونه من معلومة رقمية، ويختلف عدد المواقع وعدد البتات المكونة للكلمة من ذاكرة لأخرى، ويُحدد حجم الذاكرة برقمين يُرمز لهما بالحرفين M وN، حيث يحدد الرمز M عدد المواقع المتاحة في شريحة الذاكرة، كما يحدد الرمز N عدد البتات في كل موقع، وبكلام آخر فإن كلمات عددها M تشمل كل منها على عدد N-بتات يمكن تخزينها في الذاكرة، ويُحدد حجم الذاكرة بحاصل ضرب الرقمين MxN.

وفي الشريحة الواحدة، تكون قيم M الشائعة (أي عدد الكلمات) هي: 64، و 256 و512 و1024 و2048 و4096، و... إلخ، بينما القيم الشائعة لحجم الكلمة هي:

والشكل (8-1) يبين المخطط الوظيفي لذاكرة، وكما نتعرف على مواضع الكتب في المكتبة، فيتم أيضاً التعرف على المواقع عن طريق العنوان، فكل موقع من المواقع له عنوان منفصل Address (والذي يكون محدداً أيضاً بالشكل الثنائي)، وعلى هذا فإن المدخل إلى أي من هذه المواقع يتطلب دخول عددها P حيث:M=2P، (فمثلا إذا كان عدد المواقع 16 فيكون: 16= 2°، ومنه يكون عدد الدخول P مساوياً: 4) ويشار إلى هذه المجموعة من الخطوط بما يسمى بـ "مداخل العنوان" Address inputs، أو "ناقل العنوان" Address bus، وفي الحقيقة فإنه يتم تطبيق مدخل العنوان على كاشف P-M (تحويل عدد مداخل إلى عدد كلمات)، حيث يحدث تفعيل لأحد الكلمات معتمداً على العنوان، ومنها يتم الوصول إلى موقع الذاكرة المطلوبة.

1، و 4، و 8، و... إلخ، ويمكن استخدام هذه الشرائح للذاكرات التي تتطلب قيم عالية

من عدد الكلمات، أو تتطلب حجم كبير للكلمة، أو تتطلب لكلاهما معا.



شكل (8-1) المخطط الوظيفي لجهاز ذاكرة

مثال (8-1) :

بالأخذ في الإعتبار ذاكرة حجمها 16 كلمة، فاوجد العنوان الثنائيBinary address لكل موقع.

الحل:

حيث أن عدد الكلمات 16 فيكون: 16 =  $^{2}$ ، ومنه يكن عدد الدخول P مساوياً: 4، أى أنه لإختيار أحد الكلمات من 16 كلمة، فإن ذلك يحتاج ناقل عنوان بـ 4-بت، ويحدد العنوان بالرموز  $A_3$ ، و $A_4$ ، و $A_5$ ، و $A_6$ ، و $A_6$  مين مثل  $A_6$  بت التأثير الأقل ، ويبين جدول ( $A_6$ ) عنوان كل موقع.

جدول (8-1)

رقم الكلمة	ر	العنوان الثنائي					
الكلمة	Аз	A <sub>2</sub>	$A_1$	A <sub>0</sub>			
0	0	0	0	0			
1	0	0	0	1			
- 2	0	0	1	0			
3	0	0	1	1			
4	0	1	0	0			
5	0	1	0	1			
6	0	1	1	0			
7	0	1	1	1			
8	1	0	0	0			
9	1	0	0	1			
10	1	0	1	0			
11	1	0	1	1			
12	1 -	1	0	0			
13	1	1	0	1			
14	1	1	1	0			
15	1	1	1	1			


ويكون N هو عدد المداخل المطلوبة لتخزين البيانات في كل موقع في الذاكرة أو قراءتها منه، فيُشار لمجموعة من الخطوط عددها N والمطلوبة لتخزين البيانات في الذاكرة بـ "مداخل البيانات" Data inputs، كما يشار لمجموعة أخرى من الخطوط عددها N والمطلوبة لقراءة بيانات مُخزنة مسبقاً في الذاكرة بـ "مخارج البيانات "Data outputs، وفي بعض الذاكرات تستخدم نفس المجموعة كمداخل بيانات ومخارج بيانات وتعرف بـ "ناقل البيانات" Data bus، فيستخدم هذا الناقل في توقيت

ما كمداخل بيانات وفى توقيت آخر كمخارج بيانات، مما يسبب توفير فى عدد أرجل شريحة الدائرة التكاملية.

كما يكون مطلوباً أيضا عدد من مداخل للتحكم Control inputs لإعطاء أوامر للذاكرة لتأدية عمليات محددة، فمثلا إشارة أمر مطلوبة لإخبار الذاكرة أيا من عملية الكتابة أم القراءة هي المطلوبة، أو دخول أوامر تشمل تمكين الشريحة CE، أو إختيار الشريحة CS...إلخ.

وبالإضافة إلى ماسبق، يوجد رجلين على الأقل لتوصيل منبع التغذية، والأرض.

ويبين شكل (8-2) المنظومة الداخلية لشريحة ذاكرة 4 x 16، وسوف يتم مناقشة عمليتي الكتابة والقراءة في القسمين التالبين.




شكل (8-2) المنظومة الداخلية لشريحة ذاكرة 4 x 4

# 2-8-1 عملية الكنابة:

تتطلب عملية كتابة كلمة على موقع ما في الذاكرة تطبيق جهد منطق 1 على كل من دخل الإختيار CS، ودخل الكتابة Writ WR ، ويؤدى هذان الدخلان إلى تمكين عاز لات الدخل Buffers من تحميل الكلمة المكونة من 4-بت عند دخول البيانات إلى الموقع المختار ، كما يمنع الشرط: 1 = 1 من تمكين عاز لات الخرج بحيث تكون خروج البيانات في حالة الإعاقة العالية لها High-impedance .

وعند كتابة كلمة في موقع ما في الذاكرة يتم تنفيذ العمليات المتتابعة التالية:



شكل (8-3) أشكال موجة دورة الكتابة

1- تطبيق إشارة إختيار الشريحة على النهاية CS.

2- تطبيق الكلمة المراد تخزينها على نهايات دخل البيانات Data Inputs.

3- تطبيق عنوان موقع الذاكرة المطلوب على نهايات مداخل العنوان Address. Inputs

4- تطييق إشارة أمر الكتابة على نهاية دخل التحكم (كتابة).

وكاستجابة لهذه العمليات، يتم مسح أى كلمة كانت مخزنة مسبقاً فى هذا الموقع من الذاكرة، وتحل محلها المعلومة الموجودة عند طرف دخل البيانات.

ويبين شكل (8-3) أشكال الموجة المختلفة خلال عملية الكتابة.

ويمكن توضيح الخواص الزمنية الهامة التي تحدث خلال دورة الكتابة كالتالى:

## : Write cycle time (twc) زمن دورة الكتابة

هو أقل مدة زمنية تلزم أن يتواجد خلالها العنوان ليتم كتابة كلمة ما في الذاكرة، أو بكلام آخر اقل زمن مطلوب بين عمليتي كتابة متتاليتين.

## : Write pulse time (tw) زمن نبضة الكتابة

هو أقل طول لنبضة الكتابة.

## : Write release time (twr) زمن إطلاق الكتابة

هو أقل مدة زمنية تنقضى بعد إنتهاء زمن نبضة الكتابة ويكون أيضا العنوان حقة.

## : Data set up time (tow) زمن تهيئة البيانات

هو أقل مدة زمنية تكون عندها البيانات محققة قبل إنتهاء نبضة الكتابة.

## : Data hold time (tDH) زمن إمساك البيانات

هو أقل مدة زمنية تكون عندها البيانات محققة بعد إنتهاء نبضة الكتابة.

## 2-2-8 عملية القراءة:

لقراءة محتويات موقع ما فى الذاكرة يتم تطبيق جهد منطق 1 على كل من دخل الإختيار CS، ودخل القراءة Read RD، ويؤدى هذا إلى تمكين عاز لات الخرج بحيث تظهر محتويات الموقع المختار على أطراف خروج البيانات، أيضا يمنع الشرط: RD = 1 من تمكين عاز لات الدخل بحيث لاتؤثر بيانات الدخل على الذاكرة أثناء

عملية القراءة، ولقراءة أو استعادة كلمة في موقع معروف عنوانه في الذاكرة يتم تنفيذ العمليات المتتابعة التالية:

- 1- تطبيق إشارة إختيار الشريحة على النهاية CS.
- 2- تطبيق عنوان موقع الذاكرة المطلوب على نهايات مداخل العنوان.
  - 3- تطبيق إشارة أمر القراءة على نهاية دخل التحكم (قراءة).

وكإستجابة لهذه العمليات، تظهر الكلمة المخزنة في هذا الموقع المُعنون عند أطراف خروج البيانات.

ويبين شكل (8-4) أشكال الموجة المختلفة خلال عملية القراءة.

ويمكن توضيح الخواص الزمنية الهامة التي تحدث خلال دورة القراءة كالتالى:

## زمن دورة القراءة (t<sub>RC</sub>) Read cycle time:

هو أقل مدة زمنية تلزم أن يتواجد خلالها العنوان ليتم قراءة كلمة في الذاكرة، أو بكلام آخر اقل زمن مطلوب بين عمليتي قراءة متثاليتين .

## زمن التوصل (ta) Access time :


وهو أقصى زمن مستغرق من بداية العنوان الذي يحقق دورة قراءة إلى الزمن الذي عنده تتاح البيانات على مخرج البيانات، وعلى أبعد تقدير يكون زمن التوصل مساويا لزمن دورة القراءة، أي أن tA ≤ tRc وبكلام آخر لابد أن تكون بيانات الخرج جاهزة قبل عملية القراءة التالية.

## : Read to output valid time $(t_{RD})$ نرمن التحقيق من القراءة للخرج

هو أقصى زمن تأخير بين بداية نبضة القراءة وإتاحة البيانات المحققة على مخارج البيانات.

## الزمن الغعال من القراءة للخرج (Read to output active time (t<sub>RDX</sub>) :

هو أقل زمن تأخير بين بداية نبضة القراءة ووصول عاز لات الخرج للحالة الفعالة (من حالة الإعاقة العالية).



شكل (8-4) أشكال موجة دورة الكتابة

## : Chip-select to output valid time (tco) زمن التحقيق من إختيار الشريحة للخرج

هو أقصى زمن تأخير بين بداية نبضة إختيار الشريحة وإتاحة البيانات المحققة على مخارج البيانات.

## الزمن الفعال من إختيار الشريحة للخرج:

#### Chip-select to output active time $(t_{cx})$

هو أقل زمن تأخير بين بداية نبضة إختيار الشريحة ووصول عاز لات الخرج للحالة الفعالة.

## زمن خرج الحالة الثالثة من زمن القراءة:

## Output tristate from read time (tOTD)

هو أقصى زمن تأخير بين نهاية نبضة القراءة ووصول عاز لات الخرج لحالة الإعاقة العالية.  $1/t_{WC} = 1/(200 \times 10^{-9}) = 5 \times 10^{6}$ 

ب- أقصى معدل قراءة للكلمات في الثانية:

 $1/t_{RC} = 1/(200 \times 10^{-9}) = 5 \times 10^{6}$ 

## 8-3 توسعة حجم الكلمة:

فى كثير من تطبيقات الذاكرة، لاتتحقق المتطلبات المرجوة عند استخدام شريحة دائرة تكاملية واحدة لذاكرة (أى عدد كلماتها أو حجم الكلمة أو كلاهما)، ولهذا تستخدم شرائح عديدة متشابهة وربطها بطريقة مناسبة لتحقيق المتطلبات المرجوة سواء من عدد الكلمات، أو حجم الكلمة ، أو كلاهما معاً.

## 8-3-1 النوسع في سعة الكلمة:

يقصد بالتوسع في سعة الكلمة Expanding word size هو تكبير سعة الكلمة التي تحتويها الذاكرة لتصبح n, بينما N هو سعة الكلمة المتاحة في شريحة الدائرة التكاملية (أي ان: N > N)، ومن هنا يمكن حدوث ضم لعدد من شرائح الدوائر التكاملية المتشابهة معا لتحقيق سعة الكلمة المطلوب، ويتم الحصول على عدد هذه الشرائح من العدد الصحيح الأعلى الناتج من خارج القيمة n/N، ويتم توصيل هذه الشرائح بالطريقة التالية:

 $A_0$  الخطوط العنوان المتناظرة فى جميع الشرائح ، أى توصيل الخط  $A_0$  فى جميع الشرائح على نقطة مشتركة ليصبح خطأ واحداً  $A_0$  لجميع الشرائح، وبالمثل توصل جميع الخطوط  $A_1$  و  $A_2$  و .. معاً.

2- توصيل كل مداخل القراءة RD للشرائح ببعضها لتصبح مدخل واحد للقراءة للذاكرة الكلية، وبالمثل توصيل كل مداخل الكتابة WR، ودخول الاختبار CS.

وهنا سيصبح عدد خطوط دخل/خرج البيانات مساويا لحاصل ضرب عدد الشرائح المستخدمة في سعة الكلمة للشريحة الواحدة، ويمكن توضيح الخطوات السابقة في المثال التالي.

: Data hold time (toha) زمن إمساك البيانات

هو أقل مدة زمنية تكون عندها البيانات محققة عند خروج البيانات بعد إنتهاء العنوان.

ويبين جدول (8-2) أزمنة دورات الكتابة والقراءة الخاصة بشريحة نموذجية لذاكرة.

جدول (8-2)

الزمن (ns)	البارامتر
200	t <sub>wc</sub>
120	t <sub>W</sub>
0	t <sub>WR</sub>
120	t <sub>DW</sub>
0	t <sub>DH</sub>
200	t <sub>RC</sub>
200	t <sub>A</sub>
70	<b>t</b> <sub>RD</sub>
20	t <sub>RDX</sub>
70	t <sub>co</sub>
20	t <sub>CX</sub>
60	<b>t</b> <sub>OTD</sub>
50	t <sub>OHA</sub>

## مثال (2-8) :

من جدول (8-2)، إحسب أقصى معدل (كلمات/ثانية) الذي عنده:

أ- يمكن تخزين المعلومات.


ب- يمكن قراءة المعلومات.

الحل:

أ- أقصى معدل تخزين للكلمات في الثانية:

## مثال (8-3) :

باستخدام شرائح دوائر تكاملية ذاكرة 4 x 16، مطلوب الحصول على دائرة ذاكرة 8 x 16.



شكل (8-5) دائرة ذاكرة 8 x 4 بدمج شريحتى ذاكرة 4 x 4

#### الحل:

حيث ان سعة الكلمة المطلوب هو: 8 = n، بينما سعة الكلمة المتاح في شريحة الدائرة التكاملية المعطاه هو: 4 = N، فيكون خارج القيمة 10 هو: 20 ومن هنا يمكن حدوث ضم لشرحتين من الدوئرة التكاملية المعطاه معا لتحقيق سعة الكلمة المطلوب، وحيث أن كل شريحة يمكنها تخزين 16 كلمة بسعة 14 بت لكل منها، والمطلوب هو 16 كلمة بسعة 18 بسعة 19 بت لكل منها، فبالتالي يصبح المطلوب من كل شريحة القيام بتخزين نصف البتات من كل كلمة، ويبين شكل 18 التوصيل المتعلق بالشريحتين.

وهنا نرى أنه تم فرض خطوط الدخل/الخرج I/O lines وهنا نرى أنه تم فرض خطوط الدخل/الخرج I/O lines وهذا هو الشائع في الكثير من شرائح الذاكرة المتاحة، وفي هذه الذاكرة  $8 \times 10$ ، توضع الأربعة بتات ذات الدرجة الأعلى  $(D_1 \ D_2 \ D_3)$  في الذاكرة رقم بينما توضع الأربعة بتات ذات الدرجة الأقل  $(D_3 \ D_3)$  و  $(D_3 \ D_3)$  في الذاكرة رقم  $(D_3 \ D_3)$ .

## 8-3-2 النوسع في عدد الكلمات:

من الممكن تجميع عدد من شرائح الذاكرة معا للحصول على عدد من المواقع أكثر من المواقع المتاحة في الشريحة الواحدة، وهذا هو المقصود بالتوسع في عدد الكلمات Expanding word capacity، حيث يراد أن يكون عدد الكلمات في الذاكرة m، بينما M هو عدد الكلمات المتاح في شريحة الدائرة التكاملية، فمن هنا يمكن حدوث ضم لعدد من شرائح الدوائر التكاملية المتشابهة معا لتحقيق عدد الكلمات المطلوب، ويكون عدد هذه الشرائح هو العدد الصحيح الأعلى من خارج القيمة: m/M ، ويتم توصيل هذه الشرائح بالطريقة التالية:

1- توصيل خطوط العنوان المتناظرة في جميع الشرائح، بنفس الأسلوب كما في حالة توسيع سعة الكلمة.

2- توصيل كل مداخل RD للشرائح ببعضها لتصبح مدخل واحد للقراءة للذاكرة الكلية ، وبالمثل توصيل كل مداخل WR.

3- استخدام كاشف ذو سعة مناسب، وتوصيل كل خرج من مخارجه بدخل إختيار الشريحة CS في كل ذاكرة على حدة (فمثلا عند استخدام 8 شرائح ذاكرة، فيستخدم لذلك كاشف 3 خط-إلى-8 خط لإختيار خرج أحد الشرائح الثمانية في أي وقت)، ويمكن توضيح الخطوات السابقة في المثال التالي.

## مثال (8-4) :


باستخدام شرائح دوائر تكاملية ذاكرة x 8 مطلوب الحصول على دائرة ذاكرة 8 x 2048 .

حيث ان عدد الكلمات المطلوب هو: 0.000 m, بينما عدد الكلمات المتاح في شريحة الدائرة التكاملية المعطاه هو: 0.000 M فيكون خارج القيمة 0.000 M هو: 0.000 ومن هنا يتم ضم عدد 0.000 شرائح من الدوئرة التكاملية المعطاه معا لتحقيق عدد الكلمات المطلوبة.

وعند أى وقت يتم تشغيل موقع واحد فقط من جميع المواقع (2048)، ويتواجد هذا الموقع على شريحة ما من الشرائح الثمانية ومما يعنى أن هناك شريحة واحدة فقط تعمل فى نفس الوقت، فلإختيار أحد هذه المواقع يتطلب هذا خطوط عنوان عددها 11 (2048 =  $^{12}$ )، وتكون الثمانية بتات الأقل درجة الخاصة بالعنوان (من البت  $^{12}$  ونزو لا للبت  $^{13}$  هى نفسها لجميع الشرائح ، بينما عن طريق الثلاثة بتات الأعلى درجة (من  $^{13}$   $^{14}$   $^{15$ 

فالكلمة التى تحمل بتات التأثير الأعلى درجة ( من  $A_{10}$  إلى البت  $A_{10}$  ) أى :  $A_{10}$  الناكرة  $A_{10}$  الذاكرة  $A_{10}$  ، والتى تحمل البتات  $A_{10}$   $A_{10}$  تعنى تشغيل الذاكرة  $A_{10}$  ، ... وهكذا ، ثم يأتى بعد ذلك تحديد الموقع داخل الذاكرة التى تم تحديدها والذى يتمثل بالثمانى بتات الأقل درجة ( من البت  $A_{10}$  ونزو لا للبت  $A_{10}$  ومثال على ذلك ، إذا كان العنوان هو : 10101011001 فيعنى ذلك ومن الثلاثة بتات الأعلى درجة ، أى : 101 والذى يبين أن الذاكرة  $A_{10}$  هى التى تعمل ، ومن الثمانية بتات الأقل درجة ، أى : 101 والذى يبين أن الموقع رقم  $A_{10}$  هو المطلوب ، وفي النهاية يبين العنوان : 10101011001 الموقع  $A_{10}$  من الذاكرة  $A_{10}$  .

وهنا تم فرض طرف مشترك ( $\overline{W}$ ) للقراءة والكتابة ، فيتم تطبيق منطق 1 فى عملية القراءة ، بينما يتم تطبيق منطق 0 فى عملية الكتابة ، كما يكون دخل إختيار الشريحة فعال-منخفض .



شكل (8-6) دائرة ذاكرة 8 x 8 2048 بدمج 8 شرائح ذاكرة 8 x 8

الفصل الثامن

# 8-4 أنواع الذاكرات:

يتم تقسيم الذاكرات طبقاً للعديد من وجهات النظر.

## فطبقاً لقواعد تشغيلها نجد أن المشاع منها الأنواع التالية:

- 1 داكرة الدخول المتعاقب (SAM) Sequentially accessed memory
  - 2 داكرة القراءة و الكتابة (RAM) Read and write memory داكرة القراءة و الكتابة
    - 3 ذاكرة القراءة فقط (ROM) Read only memory . -3

وطبقاً لخصائصها الطبيعية Physical characteristics يمكن تقسيم الذاكرات إلى التالي:

- 1- ذاكرات قابلة للمسح، أو غير قابلة للمسح.
- 2- متطايرة Volatile، أو غير متطايرة Non-volatile.

وطبقاً للتقنية المستخدمة في التصنيع Fabrication technology تقسم الذاكرات إلى فئتين رئيسيتين:

- 1- احادية القطبية .
- 2- ثنائبة القطبية .


# 8-4-1 ذاكرة الدخول اطنعاقب (SAM):

في ذاكرة الدخول المتعاقب يؤذن بالدخول إلى الذاكرة بطريقة متعاقبة الكتابة عليها أو للقراءة منها، ولهذا يختلف الزمن المطلوب لدخول موقع ذاكرة (ويشار إليه بزمن الدخول Access time) للكتابة عليه أو للقراءة منه باختلاف الموقع .

ويوجد نوعان من ذاكرات الدخول المتعاقب:

- أ- مسجلات الإزاحة Shift registers
- · Charge coupled devices (CCD) ب- الأجهزة مزدوجة الشحنة

وفي الذاكرة المتعاقبة ، يتم تخزين الكلمات في تتابع، كما يتم قراءتها في تتابع، فمثلا عند الدخول على الموقع المرقم p، فلايسمح بالدخول على الموقع المرقم (p+q) مالم يتم الدخول على المواقع التي تتوسط هذين الموقعين واحداً بواحد في تتابع، وبكلام آخر فالوصول إلى موقع معين يلزمه الأنتظار لحين الوصول إليه، ومما يعنى أن زمن الوصول لاى موقع في الذاكرة يكون مختلفاً عن الآخر.



شكل (8-7) ذاكرة تعاقبية M x N

وتعد مسجلات الإزاحة التي تمت مناقشتها في الفصل السادس من أمثلة الذاكرات المتعاقبة ، فيبين شكل (8-7) ذاكرة متعاقبة حجمها (M x N)، والتي تتطلب عدد N مسجل إزاحة وعدد مراحل كل منها M، كما يحتفظ كل مسجل بمجموعة من N-بت من كل من الكلمات M، ومع كل دورة نبضات ساعة تتقدم البتات في إتجاه اليمين بمقدار موقع لبت واحد، وتظهر الكلمات المخزنة تتابعياً على مخارج المسجلات، ويعرف هذا التشكيل للمسجلات بنظام الذاكرة التعاقبية التي ثقرأ فيها أو لا البت التي تم تخزينها أو لا (First-in-first-out (FIFO) على النقيض إذا أخذ الخرج إبتداءً من المرحلة رقم (M-1) بدلاً من المرحلة رقم (0) فعندئذٍ يعرف هذا التشكيل للمسجلات بنظام الذاكرة التعاقبية التي فيه ثقر أ أولا البت التي تم تخزينها آخراً (Last-in-first-out (LIFO)، و لابد من تزويد هذه المسجلات بما يجعل إزاحة البتات تحدث في كلا الإتجاهين، وفي نظام الذاكرة التعاقبية (FIFO)، - ذاكرة القراءة والكتابة الإستاتيكية (Static RAM (SRAM) :

ويعد القلاب المبين في شكل (6-3) هو خلية التخزين الأساسية لهذه الذاكرة، وتتكون هذه الذاكرة من منظومة من هذه الخلايا الأساسية الكثيرة والتي تتساوى مع سعة التخزين المطلوبة للذاكرة والتي غالبا ماتكون رقماً كبيراً، ولهذا تستخدم دوائر قلابات مبسطة باستخدام ترانزيستورات تتائية القطبية أو ترانزيستورات MOS وبما يحقق توفير المساحة على شريحة السيليكون وتقليل التكلفة وزيادة سرعة التشغيل علاوة على تقليل القدرة المستنفذة.

كما أن الذاكرات التى تستخدم ترانزيستورات ثنائية القطبية تعد من الذاكرات الإستاتيكية.

#### - ذاكرة القراءة والكتابة الديناميكية Dynamic RAM (DRAM) -

وتتكون من خلايا مصممة لتخزين البتات على هيئة شحنات كهربية بداخل مكثفات، حيث يتم تمثيل المنطقين 1 أو 0 بحالتي وجود أو غياب شحنة المكثف، وحيث أن الشحنات الكهربائية سريعاً ماتتسرب من المكثفات، لذا فنجد أن هذه الذاكرة تحتاج دائرة كهربائية ملحقة تسمى "دائرة تنشيط" Refresh circuit لإعادة شحن المكثف بصفة دورية، وتؤدى عملية التنشيط إلى بطئ زمن الوصول والذي يقلل من سرعة الذاكرة، وتمتاز الذاكرات الديناميكية مقارنة بمثيلتها الإستاتيكية بصغر الحجم وكثافة التخزين العالية، والإستهلاك الكهربي القليل، ولكن يعيبها التكلفة الإضافية لدائرة التنشيط وبطئ سرعة التداول، إلا أنه وعموماً يكون استخدام الذاكرة الديناميكية مفضلا من الناحية الإقتصادية في تصنيع شرائح الذاكرة ذات السعات الكبيرة.

أما الذاكرات المستخدمة لترانزيستورات MOS يمكن أن تكون ساكنة أو متحركة، وعامة تكون الذاكرات الثنائية القطبية أسرع حيث يصل زمن الدخول إلى بضعة عشرات من النانوثانية، بالإضافة إلى أنها تكون أصغر حجماً حيث تحتوى على مايقرب من 1024 خلية ذاكرة، بينما يصل زمن الدخول في ذاكرات MOS الدخول إلى بضعة مئات من النانوثانية وتصل السعة التخزينية إلى 64 كيلوبت،

إذا عادت الكلمات التى تمت قراءتها إلى الموقع الأيسر من المسجل، فيعرف هذا المسجل بمسجل الإزاحة الدائر Circulating shift register، ولايستخدم هذا النوع فى نظام الذاكرة التعاقبية (LIFO).

ومسجلات الإزاحة إما أن تكون ساكنة Static أو متحركة Dynamic، ففي الذاكرة الإستاتيكية لاتتغير محتويات مواقع الذاكرة طالما أن القدرة موصلة، بينما في الذاكرة الديناميكية تُخزن المعلومات في مكثفات من النوع MOS والتي تتغير مع الزمن، لذا يلزم تتشيطها على فترات منتظمة، والذاكرات الديناميكية مقارنة بالذاكرات الإستاتيكية تُعد أبسط وأقل تكلفة وتحتاج قدرة أقل، لذا فهي واسعة الإستخدام في الأنظمة الرقمية، إلا أن الدوائر الإضافية المطلوبة لعملية التشيط ربما تُزيد من تكلفة النظام.

وكما تم مناقشته فى القسم (6-7) حيث يتم تنفيذ مسجل الإزاحة باستخدام القلابات حيث تحمل المعلومات فى/تستعاد من المسجل بأسلوب تتابعى متزامن مع نبضات ساعة، كما تظل المعلومات موجودة فى المسجل طالما ظلت قدرة تغذية الدائرة موصلة.

ويمكن تنفيذ مسجلات الإزاحة باستخدام الأجهزة ثنائية الأتجاه وكذلك أجهزة MOS، ويعرف هذا النوع من المسجلات بمسجلات الإزاحة الإستاتيكية.


# : Read and write memory (RAM) ذاكرة القراءة والكناية 2-4-8

تعد ذاكرة القراءة والكتابة (RAM) من ذاكرات الحالة الأخرى من حالات دخول مواقع الذاكرة والتى تعرف بالدخول العشوائى Random-access، وتسمى أيضاً بذاكرة القراءة والكتابة (R/W M) العشوائى Read/Write Memory (R/W M) وأي هذه الذاكرة الإدخال والإخراج، وفي هذه الذاكرة تتساوى أزمنة الدخول لمواقع الذاكرة المختلفة، أي يتم الوصول الي أي موقع من مواقع الذاكرة عشوائيا في زمن محدد ثابت لايعتمد على قرب أو بعد موقع الذاكرة، كما يمكن تغيير البيانات في أي موقع خلال تشغيل النظام.

## أنواع ذاكرات القراءة والكتابة:

يمكن أن تكون ذاكرات القراءة والكتابة RAMs ساكنة أو متحركة.

وتستخدم الإشارات  $A_x$ ، و  $A_y$  فى عنونة الخلية (وهى خروج صف-إختيار، وعمود-إختيار لكواشف عنوان)، حيث يؤذن بالدخول على الخلية سواء للقراءة، أو للكتابة عند:  $A_x = A_y = 1$ 



شكل (8-9) الخلية الثنائية القطبية في ذاكرات RAM

فنفرض أن الدخول: AX و AY عند المنطق 0، فأو لا يكون خرج  $G_2$  و  $G_3$  البوابتين  $G_2$  و  $G_3$  هو المنطق 1، مما يجعل الترانزيستورين  $G_3$  و  $G_3$  مغلقين  $G_3$ 


الفصل الثامن ذاكرات إشباه الموصرات

ولكن مع التطورات والتحسينات المستمرة في تقنية ذاكرات MOS، أمكن التوصل إلى سرعات تقترب من سرعات الذاكرات الثنائية القطبية.

وعامة فإن ذاكرة RAM بنوعيها الإستاتيكي والديناميكي هي الذاكرة التي تكون دائما تحت تصرف المستخدم حيث يمكنه الكتابة أوالقراءة أوالتعديل في بياناتها طوال فترة تشغيل الجهاز.

## خلية RAM الثنائية القطبية:

يبين شكل (8-8) خلية التخزين الثنائية القطبية Bipolur Storage Cell في ذاكرات مدل (8-8) خلية التخزين الثنائية القطبية ON والآخر OFF، وعند تطبيق نبضة إشعال خارجية بحيث تتغير حالة الترانزيستور OFF إلى الحالة ON، فيتحول بالتالى الترانزيستور الأول إلى الحالة OFF، فمن هنا نجد أن الخلية لها حالتين مستقرتين والتي يمكن إستخدامها في تخزين معلومة على شكل منطقى 1 و 0، كما تدمج بهذه الدائرة أشكال تخص عنونة الخلية والكتابة عليها، والقراءة منها.



شكل (8-8) خلية التخزين الثنائية القطبية في ذاكرات RAM

ويبين شكل (8-9) الخلية الثنائية القطبية في ذاكرات RAM، حيث يتكون القلاب من ترانزيستورين  $T_1$  و $T_2$  مزودين ببواعث إضافية لتسهيل عملية العنونة، أما بقية الدائرة فتخص ميكانيكية عملية قراءة وكتابة البيانات.

ومنه يصبح الثنائيان  $D_1$  و  $D_2$  غير موصلين ، وإذا فرضنا أن حالة القلاب بحيث يكون الترانزيستور  $T_1$  في وضع ON بينما الترانزيستور  $T_2$  في وضع ON فسيسرى تيار باعث في كل من  $E_2$  و  $E_3$  كما يطبق جهد إنحياز قدره  $E_3$  من خلال المقاومة  $E_3$  على الباعث  $E_3$  وحسب فرضنا يصبح الباعث  $E_4$  أكثر إيجابية من الباعثين  $E_3$  ومن هنا يكون  $E_3$  غير موصل، وأيضاً يكون الترانزيستورين  $E_3$  ومن هنا يصبح خرج البيان Data output عند المنطق  $E_3$  والذي يظل على هذا المنطق أو على هذه الحالة مهما كانت حالة القلاب.

والآن إذا تم عنونة هذه الخلية، أي يصبح كل من  $A_X$  و  $A_X$  عند المنطق 1، فسوف يتحول تيارا الباعثين  $E_X$  و  $E_X$  إلى الباعث  $E_D$ ، وحيث يسرى جزء من هذا التيار في قاعدة الترانزيستور  $E_D$ ، ويكون خرج البيان Data output عند مستوى المنطق المفترض والموجود عند مجمع الترانزيستور  $E_D$ ، وهكذا عندما يكون الدخل  $E_D$   $E_D$   $E_D$   $E_D$   $E_D$  و تعمل هذه الدائرة المعنونة كخلية قراءة.

أما إذا تغيرت الدخول:  $A_X$  و  $A_Y$  و  $A_Y$  و أصبحت عند المنطق 1، فيكون خرج البوابة  $G_1$  هو المنطق 0، مما خرج البوابة  $G_1$  هو المنطق 0، مما يجعل الترانزيستور  $T_1$  مغلقاً ON بينما الترانزيستور  $T_2$  مفتوحاً  $E_0$ ، فيرتفع جهد المجمع للترانزيستور  $E_0$  ويوصل الدايود  $D_1$  ويرتفع الجهد عند  $E_0$ ، ومن هنا وبصرف النظر عن الحالة الأصلية للقلاب، فلايمكن أن يوصل الترانزيستور  $T_1$ 0، ويصبح مستوى المنطق لمجمع الترانزيستور  $T_1$ 2 هو مستوى منطق دخل البيان Data input

أما إذا لم يتم عنونة الخلية ، فلن يحمل كل من  $E_D$  و  $E_D$  أى تيار ، وبالتالى لن يستجيب القلاب لأى عملية كتابة.

## الدوائر التكاملية لذاكرات القراءة والكتابة:

ويبين جدول (8-3) بعض الدوائر التكاملية لذاكرات القراءة والكتابة الشائع استخدامها ومشتملاً على بعض مواصفات هذه الدوائر، وتناسب مداخل ومخارج هذه الدوائر عائلة المنطق TTL.

كما أنه يمكن إتاحة أنواع من دوائر القراءة والكتابة الإستاتيكية والديناميكية ذات أحجام عالية، بالإضافة إلى التحسين في السرعات.

ومن الأنواع الإستاتيكية ذات الأحجام: 8 x 8، و 8 x 64K x 8، و 128K x 8، و 128K x 8، و 23 x 32K x 32، و 23 x 32K x 32، و 32K x 32.

ومن الأنواع الديناميكية ذات الأحجام: 8 × 256K x 16، و 256K x 16، ...إلخ، وهي ذات زمن دخول في حدود ns.

#### جدول (8-3)

نوع الذاكرة	تقنية التصنيع	عدد الأطراف	اقص <i>ی</i> قدر ة مستنفذة mW	زمن الدخول ns	الحجم	رقم الشريحة
ساكنة	MOS	16	685	1500	256x1	1101A
ساكنة	MOS	22	300	350	256x4	2101A
متحركة	MOS	16	420	150	4096x1	2104A
ساكنة	MOS	18	300	200	1024x4	2114-2
ساكنة	MOS	20	300	200	1024x4	2142-2
متحركة	MOS	16	330	465	64Kx1	2164
ساكنة	MOS	20	625	1000	16Kx1	2167
ساكنة	شوتكى ثنائى قطبية	16	525	60	16x4	3101
ساكنة	CMOS	22	150	800	256x4	5101
ساكنة	شوتكى ثنائى قطبية	16	550	50	16x4	74S189A
ساكنة	شوتكى ثنائى قطبية	16	250	35	16x4	74S289

ذاكرات إشباه الموصرات

## 3-4-8 ذاكرة القراءة فقط (ROM) Read only memory:

وكما هو ظاهر من الإسم فهي تعنى قراءة المعلومات فقط، وهذا لايعنى بالطبع أن المعلومات غير مكتوبة في الذاكرة، حيث أنه لايمكن قراءة أي معلومات مالم تكون هذه المعلومات غير مخزنة، إلا أن عملية إدخال المعلومات في هذا النوع لهو أكثر تعقيداً من مثيلتها المستخدمة ذاكرة القراءة والكتابة (RAM)، فهنا يتم إدخال المعلومات خارجيا، لذا فهي تسمى ذاكرة قراءة فقط، وهي تستخدم في تخزين المعلومات الثابتة مثل جداول الوظائف المختلفة والبيانات والأوامر الثابتة، وتعتبر هذه الذاكرة من ذاكرات الدخول العشوائي.

ومن ناحية أخرى تقسم الأنواع المختلفة من ذاكرات القراءة فقط طبقا للتقنية المستخدمة في تخزين أو كتابة المعلومات في الذاكرة حيث يشار لهذه التقنية إليها بالبرمجة Programming، حيث ثبرمج هذه الذاكرات عند تصنيعها طبقا للمعلومات التي يحددها المستخدم (وتعرف بالبرمجة المخصوصة Custom Programmed، أو البرمجة التتكرية Mask Programmed، أو الذاكرة الجاهزة)، والتي لايمكن تغييرها بعد تحزيمها Packaging، ويسمى هذا النوع من ذاكرة القراءة فقط بـ "ذاكرة القراءة فقط القابلة للبرمجة" (Programmable ROM (PROM)، ويمكن برمجة هذه الذاكرة مرة واحدة بواسطة مستخدم جهاز الحاسب والتي تصبح الذاكرة بعدها ثابتة على الدوام مثل ذاكرة القراءة فقط ROM، وتوجد فئة أخرى من ذاكرة القراءة فقط القابلة للبرمجة، وهي القابلة لإعادة برمجتها Reprogrammable، بمعنى أنها يمكن برمجتها مرات ومرات، ويشار إليها بذاكرات القراءة فقط القابلة للمسح وإعادة برمجتها · Erasable & Reprogrammable ROM

وذاكرة القراءة فقط من ذاكرات أشباه الموصلات المستخدمة لتخزين المعلومات المستمرة أو المستديمة في طبيعتها، وقد أصبحت جزءاً هاماً جداً في الكثير من الأنظمة الرقمية بسبب تكلفتها المنخفضة وسرعاتها العالية وسهولة تصنيعها علاوة على أنها من الذاكرات الغير متطايرة، ولهذه الذاكرة العديد من التطبيقات في الأنظمة الرقمية خاصة ومنها تخزين برنامج المعالج الدقيق.

وتستخدم تقنية اشباه الموصلات في تصنيع الدوائر التكاملية لذاكرات القراءة فقط عن طريق التقنية الثنائية الإتجاه وتقنية MOS واللتان تختلفان أساساً في زمن الدخول Access time، وعامة فإن الأجهزة الثنائية الإتجاه تكون أسرع، بينما أجهزة MOS تحتاج مساحات سيليكون أقل كما أنها تستهلك قدرة أقل، ومع التطور الحادث في تقنية MOS أمكن التوصل إلى ذاكرات ذات سرعات تقترب إلى حد ما من مثيلتها الموجودة في تقنية الثنائية الإتجاه.

## أقسام ذاكرات القراءة فقط:

وتسمى عملية إدخال المعلومات في في هذه الذاكرات بـ "برمجة ROM"، وإعتمادا على عملية البرمجة المستخدمة، فإنه يتم تقسيم ذاكرات القراءة فقط إلى:

#### 1- البرمجة المخصوصة Custom Programmed :

أو البرمجة التتكرية Mask Programmed، كما تعرف أيضاً بالذاكرة الجاهزة والمعروفة بـ " ROMs "، حيث تبرمج هذه الذاكرات كجزء من خطوات التصنيع، وبمجرد الإنتهاء من هذه البرمجة فلايمكن تغييرها.

#### 2− "ذاكرة القراءة فقط القابلة للبرمجة" Programmable ROM :


وهي المعروفة بـ " PROMs "، وهذه الذاكرة تكون قابلة للبرمجة كهربياً بمعنى أن تشكيل المعلومات Data pattern يتم بعد التحزيم النهائي بدلا من تشكيلها أثناء التصنيع، وتتم هذه العملية بواسطة جهاز يعرف بـ " مبرمج PROM ".

3- ذاكرات القراءة فقط القابلة للمسح وإعادة برمجتها

#### Erasable & Reprogrammable ROM

وهي المعروفة بـ " EPROMs "، وكما هو واضح من الإسم ففي هذا النوع من الذاكرات، يمكن كتابة البيانات وتغييرها أي عدد من المرات أو إعادة برمجتها بمعنى آخر، ويتم تتفيذ هذه الذاكرات فقط بتقنية MOS، أما مسح المحتويات فتتم بإحدى الطريقتين التاليين:

أ- تعريض الشريحة لأشعة فوق بنفسيجية لمدة حوالي 30 دقيقة .



شكل (8-10) مصفوفة ذاكرة قراءة فقط مكونة من 16-بت

## مثال (8-5) :

فى مصفوفة ذاكرة قراءة فقط مكونة من 16-بت والمبينة فى شكل (8-13)، وإذا تمت برمجة الثنائيات:  $D_{03}$ ،  $D_{03}$ ،  $D_{12}$ ، و $D_{13}$ ،  $D_{13}$ ، و مغلقة، فإوجد البت المُخزن عند كل موقع.

الحل:

يبين جدول (8-4) البت المُخزن عند كل موقع .

ب- المسح الكهربى بتطبيق جهد ذى سعة وقطبية مناسبة، حيث يعرف نوع الذاكرة التي يتم مسحها كهربياً بـ " EPROM "، أو " EPROM ".

#### تنظيم ذاكرات القراءة فقط:

ذاكرة القراءة فقط هي مصفوفة يتم فيها إختيار موصلات أحادية الإتجاه تكون إما مفتوحة أو مغلقة، وبالرجوع إلى كاشف العنوان المبين في شكل (8-2)، نجد أن هذا الكاشف غالباً مايُقسم إلى جزئين، حيث يتم كشف نصف خطوط العنوان بكاشف يستخدم لتتشيط Energize أحد خطوط الصفوف ، بينما يُكشف النصف الآخر من خطوط العنوان بكاشف يستخدم لإعداد Activate خطوط الأعمدة ، وتسمى هذه الطريقة من العنونة بطريقة "العنونة الثنائية الأبعاد Ywo-dimensional X-Y "X-Y الإتجاه Unidirectional switch عند الوصلة مابين كل صف وعمود.

ويبين شكل (8–10) مصفوفة ذاكرة قراءة فقط مكونة من 16–بت، ولإختيار مده البتات، يتطلب الأمر عنوان بـ 4–بت ( $A_3$   $A_2$   $A_1$   $A_0$ )، وحيث يتم كشف  $A_1$  أحد هذه البتان الأقل درجة) بالكاشف  $D_1$  والذي يختار أحد الصفوف الأربعة، بينما يتم كشف  $D_2$  (وهما البتان الأعلى درجة) بالكاشف  $D_3$  (وهما البتان الأعلى درجة) بالكاشف  $D_4$  والذي يُنشِط أحد مكبرات الأعمدة الأربعة، أما مصفوفة الثنائي Diode matrix فتتحقق بتوصيل الثنائي مع المفتاح الأحادي الإتجاه مابين كل صف وعمود، فعلى سبيل المثال: الثنائي الموصل بين الصف الثاني والعمود الأول.

ويتم تمكين الخرج بتطبيق منطق 1 عند دخل إختيار الشريحة CS.

وبرمجة ذاكرة القراءة فقط تعنى الإختيارية للمفاتيح المفتوحة والمغلقة والمتصلة على التوالى مع الثنائيات، فمثلا: عند قفل الثنائى  $D_{21}$ , وإذا كان دخل العنوان هو: 0110، فينشط الصف رقم 2 ويتصل بالعمود رقم 1، ويحدث تمكين لمكبر العمود رقم 1 والذى يعطى خرج منطق 1، وهذا يبين أن منطق 1 يُخزن عند العنوان 0110.

- الدائرة رقم 271024 بحجم: 8 x 8 .

جدول (8-5)

		` .				
نوع	تقنية	335	أقصى قدرة مستنفذة	زمن الدخول	الحجم	رقم
الذاكرة	التصنيع	الأطراف	مستعده	الدحول		رقم الشريحة
1.			mW	ns		
EPROM	MOS	24	885	1000	256x8	1702A
ROM	MOS	24	840	450	1024x8	2308
ROM	MOS	24	630	450	2048x8	2316E
EPROM	MOS	24	800	450	512x8	2704
EPROM	MOS	24	800	450	1024x8	2708
EPROM	MOS	24	525	450	2048x8	2716
EPROM	MOS	24	790	250	4096x8	2732A
EPROM	MOS	28	790	250	8192x8	2764
E <sup>2</sup> PROM	MOS	24	495	250	2048x8	2816
PROM	ثنائی قطبیة	16	685	70	256x4	3601
PROM	ثنائی قطبیة	16	735	70	512x4	3602A
PROM	ثنائی قطبیة	24	998	70	512x8	3604A
PROM	ثنائی قطبیة	18	787	70	1024x4	3605
PROM	ثنائی قطبیة	24	998	80	1024x8	3608

# 8-4-4 الذاكرات القابلة للمسخ ، أو غير القابلة للمسخ :

ثعرف الذاكرة التى فيها يمكن مسح المعلومات المخزنة فيها وتخزين معلومات جديدة بالذاكرة القابلة للمسح Erasable، وعلى الجانب الآخر فإن المعلومات

جدول (8-4)

	ان	البت المخزون		
<b>A</b> <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	<b>A</b> <sub>0</sub>	المخزون
0	0	. 0	0.	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	. 0	0	0
0	1	0	1	0
0	1	1	0	. 1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0 .
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	. 0
1	1	1	1	1

## الدوائر التكاملية لذاكرات القراءة فقط:

ويبين جدول (8-5) الدوائر التكاملية لذاكرات القراءة فقط الشائع إستخدامها ومشتملاً على بعض مواصفات هذه الدوائر، وتناسب مداخل ومخارج هذه الدوائر عائلة المنطق TTL.

كما أنه يمكن إتاحة الدوائر نوع EPROMs التالية، والشائعة الإستخدام في أنظمة المعالجات الدقيقة:

- الدائرة رقم 27128 بحجم: 16K x 8.
- الدائرة رقم 27256 بحجم: 8 x 32K x 8.
- الدائرة رقم 27512 بحجم: 64K x 8.

المخزنة في الذاكرات غير القابلة للمسح Non-erasable تكون غير قابلة للمسح مثل ذاكرات القراءة فقط ROM .

ويمكن تقسيم الذاكرات القابلة للمسح إلى:

## 1- مسح موقع بموقع:

حيث تمسح المواقع فى الذاكرة واحدة بواحدة وإدخال المعلومة الجديدة، فمثلا قى الذاكرات التى تستخدم الإشارات الكهربية فى عملية المسح Electrically-alterable قى الذاكرات التى تستخدم الإشارات المهربية فى عملية المسح ROM (EAROM) لابد من مسح الموقع أو لا قبل إدخال المعلومة الجديدة.

## 2 - مسح جميع مواقع الذاكرة:

حيث تمسح محتويات كل المواقع في شريحة الذاكرة في وقت واحد وذلك بتعريضها لأشعة فوق بنفسيجية Ultraviolet radiation

## 8-4-5 الذاكرة المنطايرة أو الغير منطايرة :

إذا فقدت المعلومات المخزنة فى الذاكرة عند فصل القدرة الكهربية فعندئذ تعرف هذه الذاكرة بالذاكرة المتطايرة، ومن أمثلتها ذاكرات القراءة والكتابة RAM، بينما فى الذاكرة الغير متطايرة فبمجرد تخزين المعلومات فإنها تظل سليمة مالم يتم تغييرها بواسطة المستخدم، وتعد كل أنواع ذاكرات القراءة فقط ROMs من نوع الذاكرات الغير متطايرة.

# 8-4-6 نقسيم الذاكرات طبقاً لنقنية النصنيع:

كما ذكرنا أنه يمكن تقسيم الذاكرات حسب التقنية المستخدمة في التصنيع Fabrication technology

- 1- احادية القطبية .
- 2- ثنائية القطبية .

ولقد نوقشت هذه التقنيات في الفصل الرابع، حيث يتم تصنيع ذاكرات RAM الإستاتيكية، و ROM و PROM من أي من التقنيات الثنائية الإتجاه (ROM و ECL و TTL و ECL

الأحادية الإتجاه ( MOSFETs ) فقط. 8-5 أجهزة المنطق القابلة للبرمجة

...إلخ)، بينما يتم تصنيع RAM الديناميكية و EPROM و EAROM من استخدام الأجهزة

#### : Programmable Logic Devices PLDs

فى الفصول السابقة تم التطرق إلى الدوائر الرقمية التوافقية والنتابعية، كما تمت مناقشة العديد من الدوائر التكاملية التى يمكنها أداء الوظائف المختلفة فى الأنظمة الرقمية مثل: الموزعات والمجمعات والجوامع والمقارنات ومسجلات الإزاحة والعدادات ...إلخ، وكل هذه الدوائر تعرف بالدوائر المحددة الوظيفة-Fixed بمعنى أن كل منها تقوم بأداء وظيفة محددة وثابتة، ويتم تصميم وتصنيع هذه الأجهزة بكميات ضخمة لمقابلة مختلف متطلبات التطبيقات .

وعند تصميم دائرة معينة، يقوم المصمم باختيار الدوائر التكاملية الأنسب من ضمن مجموعة الدوائر التكاملية المتاحة لديه، ويتم هذا من خلال مخطط وظيفى، كما يمكن إجراء تعديل فى التصميم لمواجهة المتطلبات الخاصة من إستخدام هذه الأجهزة، وتمتاز هذه الطريقة برخص التكاليف والسهولة النسبية عند إجراء الإختبارات عليها، إلا أنه يعيبها كبر المسطحات المستخدمة وكبر متطلبات القدرة، وصعوبة تأمينها (أى سهولة نسخها بواسطة الأخرين)، بالإضافة إلى متطلبات أخرى من المساحات والقدرة وبالتالى التكاليف عند إجراء أية تعديلات.

ولمواجهة عيوب إستخدام الدوائر المحددة الوظيفة عند تصميم الدوائر المنطقية المختلفة، أنتج مايسمى بالدوائر التكاملية المحددة التطبيقات Application Specific ICs المختلفة، والتي يتم تصميمها بواسطة المستخدمين التحقيق متطلبات محددة الدائرة ما، كما يتم إنتاجها بواسطة الصانعين من خلال المواصفات المقدمة إليهم من قبل المستخدمين، وعادة ماتكون هذه التصميمات معقدة جداً بحيث يصعب تصميمها باستخدام الدوائر المحددة الوظيفة، وتمتاز هذه الطريقة بقلة المساحات وصغر الأحجام وقلة القدرة المستنفذة وقلة التكاليف خاصة عند إنتاجها بكميات كبيرة،

علاوة على سهولة تأمينها، إلا أنه يعيبها ضخامة تكلفة الإنتاج الأول وزيادة تكلفة طرق الإختبارات.

إلا أن هناك مايسمى بالأجهزة المنطقية القابلة للبرمجة مايسمى بالأجهزة المنطقية القابلة للبرمجة وبكل بساطة فإن الجهاز المنطقى القابل للبرمجه ماهو إلا دائرة تكاملية يمكن تشكيلها بحيث يمكنها تنفيذ وظائف منطقية محددة، فهى شريحة تكاملية من نوع النطاق الواسع LSI تحتوى على تشكيل منظم تتيح للمصمم تحويلها Customize لتنفيذ تطبيق محدد، أى يتم برمجتها بواسطة المستخدم لتنفيذ وظيفة محددة فى هذا التطبيق.


وتتميز هذه الأجهزة بمميزات الدوائر المحددة الوظيفة Fixed-function من حيث دورة التصميم القصيرة ورخص التكاليف، كما تمتاز عليها بصغر المسطحات المستخدمة وصغر متطلبات القدرة وتحقيق متطلبات التأمين وسرعات التغيير العالية للجهزة بمميزات الدوائر التكاملية المحددة التطبيقات ASICs من حيث الكثافة العالية وقلة المساحات وصغر الأحجام وقلة القدرة وقلة تكاليف الكميات الكبيرة، علاوة على سهولة تأمينها.

وبسبب المميزات العديدة لهذه الأجهزة قام صانعو الدوائر التكاملية بإنتاج العديد من أجهزة PLDs ذات المرونة والبدائل العديدة والتى أصبحت شائعة جداً، وسوف يتم مناقشة العديد من أشكال هذه الأجهزة مثل أجهزة القراءة فقط ROMs، ومنظومات المنطق القابلة للبرمجة (PLAs)، Programmable logic arrays (PLAs)، ومنطق القابل للبرمجه (PAL).

## 8-5-1 ذاكرة القراءة فقط كجهاز PLD:

من دراستنا لذاكرات القراءة فقط ROMs يمكن القول أنها دوائر توافقية يمكن إستخدامها لتنفيذ وظيفة منطقية، فذاكرة القراءة فقط التى بحجم M x N وإلى تحتوى على عدد من المواقع M، يمكن تخزين عدد من البتات N فى كل موقع، ويكون P هو عدد دخول العنوان، حيث:

 $2^{P} = M$  کما یکون N هو عدد خطوط خروج البیانات، فهو أیضاً یمکن إعتباره کجهاز منطقی بمداخل P ومخارج N کما هو مبین فی شکل (8-11).



شكل (8-11) ذاكرة قراءة فقط كدائرة مختلطة

ومنظومة ذاكرة قراءة فقط المكونة من 16-بت، والمبينة في شكل (8-10) لها 4 دخول، وخرج واحد، اى أن: 16 = M، و 1 = N، و 4 = P، ويمكن إعتبار نموذج البت المخزن والمبين في جدول (8-4) كجدول حقيقة لجهاز دخله 4-بت  $A_3A_2A_1A_0$ ، وخرج واحد Y والذي يمثل البت المخزن، وعلى ذلك تصبح الدالة المنطقية المناظرة هي:

$$Y = \sum m(0,6,9,12,13,15)$$

فعامة يمكن تنفيذ دالة منطقية بمتغيرات عددها P وخروج عددها P باستخدام ذاكرة قراءة فقط حجمها P بالمكنة كما هو واضح من المناقشة السابقة.

وفى حالة إستخدام ذاكرة القراءة فقط التنكرية Mask programmable ROM، فيقوم المستخدم بتحديد نموذج البت المفروض تخزينه طبقاً لمتطلبات الدالة المنطقية، بينما يمكنه برمجة نموذج البت فى حالة أنواع الذاكرات PROM، و EPROM، و EPROM.

ومن هنا نجد أن ذاكرات القراءة فقط ROMs القابلة للبرمجة يمكن إستخدامها في تصميم المنطق، فيشار إليها أيضاً بأجهزة المنطق القابلة للبرمجة PLD.

ومن مميزات إستخدام ذاكرة القراءة فقط كأجهزة منطق قابلة للبرمجه PLD:

1- سهولة التصميم، حيث لاتتطلب التبسيط أو الإختصار.

\* وفي نهاية الفصل يمكننا القول:

بأنه تمت مناقشة ذاكرات أشباه الموصلات والتي أصبحت شائعة في السنوات

الأخيرة حيث تم تقديم ذاكرات القرءة والكتابة وذاكرات القراءة فقط .. إلخ، كما

أن التطرق لطرق توسيع حجم الذاكرات والتي تكون مما لاشك مفيدة جداً لمصممي

النظام الرقمي كما تم التطرق إلى فكرة عامة عن أجهزة المنطق القابلة للبرمجة

2- إمكانية تغيير التصميم أو تعديله بسهولة وبسرعة.

3- عادة مايكون أسرع من دوائر النطاق (الصغيرة والمتوسطة).

4- خفض التكلفة.

أما العيوب فتتلخص في عدم الإستخدام الكامل للدائرة، وزيادة متطلبات القدرة، وإزدياد الحجم بزيادة عدد متغيرات الدخول ، وهو شئ غير عملي.

## 8-5-2 منظومة المنطق القايل للبرمجه

#### Programmable logic array PLA

يتكون جهاز المنطق القابل للبرمجه PLA عادة من منظومة من البوابات المنطقية القابلة للبرمجة مع توصيلات مع دخول وخروج المنظومة موصلة بأرجل الجهاز من خلال عناصر منطقية (عازلات عاكسة أو غير عاكسة وقلابات)، ويمكن أن تكون البوابات المنطقية المستخدمة بتشكيل مستويين (AND-OR، أو NOR-NOR).

وأساسا يوجد نوعين من أجهزة المنطق القابلة للبرمجة PLDs: منظومات المنطق القابلة للبرمجة (Programmable logic arrays (PLA) منطق المنظومة القابل للبرمجه (Programmable array logic (PAL)، ويمكن إستخدامهما لتنفيذ دوال منطقية على الشكل SOP.


وتتكون منظومة المنطق الممكن برمجته PLA من دوائر مستويين لبوابات AND-OR على شريحة واحدة، ويكون عدد البوابات AND والبوابات OR وكذلك عدد مداخلها ثابت لكل شريحة PLA، وتقوم البوابات AND بعملية ضرب والحصول على مقاطع مضروبة، بينما تقوم البوابات OR بالجمع المنطقى لهذه المقاطع، فينتج تعبير مجموع حواصل ضرب SOP، والمصفوفة لها عدد دخول M ومقاطع مضروبة عددها n، وخروج عددها N ويمكنها تنفيذ دالة منطق بمتغيرات عددها M وخروج عددها n وحيث أن جميع المدلولات الأدنى n تكون غير متاحة، فلابد من عمل الإختصار المطلوب ليلائم الدالة المنطقية المعطاه.

## تدریب (8–3):

المخطط الوظيفى للذاكرة نوع 2142 Intel 2142 والموضح فى شكل (8-11) يمثل ذاكرة قراءة وكتابة إستاتيكية حجمها 1024x4، إحسب عدد الذاكرات من هذا النوع، وكذلك نوع وعدد الدوائر التكاملية الإضافية (كواشف) المطلوبة لتنفيذ ذاكرات قراءة وكتابة بأحجام:

أ– 4 4096 x 4 أ

ب- 1024 x 8 بت .



شكل (8-11) مخطط وظيفي لذاكرة قراءة وكتابة نوع 2142 Intel

## تدریب (8-4):

المخطط الوظيفى للذاكرة نوع 2716 Intel 2716 والموضيح فى شكل (8-12) يمثل ذاكرة قراءة فقط EPROM حجمها 28x4، إحسب عدد الذاكرات من هذا النوع، وكذلك نوع وعدد الدوائر التكاملية الإضافية المطلوبة لتنفيذ ذاكرات قراءة فقط بأحجام:

. 2K x 16 −ĺ

ب- 4K x 16

## تدريبات

## تدریب (1-8) :

فى الذاكرات التالية التى تحتوى على كلمات عددها M، إحسب عدد الأطراف (الأرجل) المطلوبة للعنونة ، وكذلك مدى العنوان (على الشكل الثنائي).

M = 4 −1

ب- M = 16

M = 64 - 3

د- M = 256 - 2

 $M = 1024 = 1K - \delta$ 

M = 2048 = 2K - 9

M = 64K - 3

## تدریب (8–2) :

يبين جدول (8-6) زمن الدخول Access time، وزمن الدورة Cycle time يبين جدول (8-8) زمن الدخول البيانات في كل حالة.


جدول (8-6)

زمن الدورة (ns)	زمن الدخول (ns)	الذاكرة
1500	1500	Α
580	300	В
450	450	С
200	200	D
60	60	Е
800	800	F



8082V أنابة بهرات البه العناق الموالا 
ذاكرات إشباه الموصلات

الفصل الثامن



شكل (8-12) المخطط الوظيفي للذاكرة نوع 2716 Intel

#### 9-1 مقدمة:

تعد المعالجات الدقيقة Microprocessors من أهم مخترعات العصر الحالى، ولقد أدت التطورات في تقنية الدوائر التكاملية إلى جعل مجموعة من المهندسين في أحد الشركات الأمريكية عام 1971 من أن تتمكن من إنتاج حاسب دقيق يمكن برمجته على شريحة واحدة، وهذا الجهاز إلذي عرف بـــ"Intel 4004" والمحتوى على حوالى 2300 ترانزيستور على شريحة واحدة والمصنعة باستخدام تقنية p-channel ، سمى فيما بعد بالمعالج الدقيق.

ومنذ تقديم هذا المعالج الدقيق 4-بت، تم إنتاج وتطوير عدد كبير من المعالجات الدقيقة من مختلف الشركات والتى أستخدمت فى العديد من المنتجات المختلفة مثل: الحاسبات وأجهزة المعامل وحاسبات الجيب وأنظمة التحكم فى التشغيل وأجهزة التحكم فى الطائرات ولعب الأطفال وألعاب التسلية...إلخ، ومما أحدث ثورة تكنولوجية.

جدول (9-1)

مايميزها	جهة التصنيع	إسم المعالج
أول معالج دقيق (1971)	إنتل	4004
أول معالج دقيق 8-بت (1972)	انتل	8008
أول معالج دقيق بقناة n (1974)	إنتل	8080A
أول معالج دقيق ٧٥+ فقط (1974)	موتوريللا	6800
أول معالج دقيق 16-بت (1974)	NATIONAL SEMI-CONDUCTOR	PACE
أول معالج دقيق CMOS (1974)	RCA	1802
أول معالج دقيق 8-بت على شريحة مفردة (1976)	إنتل	8048
أول معالج 8-بت ببناء داخلي 16-بت (1979)	إنتل	8088
أول معالج Analog-signal (1979)	إنتل	2920
أول معالج دقيق 32-بت (1982)	إنتل	80386
أول معالج دقيق 64-بت (1993)	إنتل	PENTIUM

ويبين جدول (9-1) بعض الوثبات الهامة التي حدثت في تطور المعالجات دقيقة، كما يبين جدول (9-2) بعض المعالجات الدقيقة الشائعة مشتملة على بعض مو اصفاتها.


ولقد حدثت تطورت في مجال المعالجات الدقيقة أدت إلى هذا النمو العظيم لها وكما هو واضح من مواصفات عرض ناقل المعلومات وحجم الذاكرة في الجدول (2-9) ومن أمثلة هذه التطورات إزدياد تردد نبضة الساعة من حوالي 3MHz للطراز 8085A، إلى حوالي 66MHz للطراز 80486، كما إرتفع عدد الأوامر Instructions التي يمكن تتفيذها في الثانية الواحدة من 0.5 مليون أمر للطراز 8085A، إلى 54 مليون أمر للطراز 80486، أما تردد نبضة الساعة في الطراز Pentium Pro فيصل إلى Pentium Pro

#### جدول (9-2)

<u></u>	T	T
حجم الذاكرة	عرض ناقل المعلومات	النوع
64K	8	8085A
1M	16	8086
1M	8	8088
1M	16	80186
1M	8	80188
16M	16	80286
16M	16	80386SX
32M	16	80386SL
4G	32	80386DX
4G	32	80486SX
4G	32	80486DX
4G	64	Pentium

### 9-2 المعالج الدقيق النموذجي:

على الرغم من أنه لايوجد مايعرف بالمعالج الدقيق النموذجي µP، إلا أننا سنفترض جهازاً لشرح وظيفة المعالج الدقيق، فشكل (9-1) يبين نموذج من µP بعدد مداخل n وعدد مخارج m، ونفرض وجود ذاكرة ROM تقوم بتخزين عمليات تتابعية (والتي تعرف بالبرنامج) وذلك على شكل شفرات ثنائية.



شكل (9-1) نموذج من معالج دقيق

وببساطة شديدة وعلى مداخل µP يتم تطبيق إشارات الدخل على الشكل الثنائي حيث يتم معالجتها طبقاً للبرنامج المُخزن، ويتم الحصول على الخروج على الشكل الثنائي أيضاً عند المخارج.

ويتم تطبيق الدخول من خلال جهاز دخل والذي يمكن أن يكون:

- 1− مفتاح Switch.
- -2 محس Senser
- 3- محول من تناظرى إلى رقمي A/D converter.
  - 4- لوحة مفاتيح Key-board.
- كما يمكن تغذية الخرج إلى أحد أجهزة الخرج، والتي يمكن أن تكون:
  - 1- لمبات Lamps.
  - 2- أجهزة إنذار.

الفصل الثاسع

3− مؤشر ات Indicators

-4 ميبنات أنبوبة أشعة المهبط CRT displays.

5- محول من رقمي إلى تناظري D/A converter.

ويمكن تتفيذ وظائف المعالج الدقيق المشروحة مسبقا باستخدام وحدة حساب ومنطق ALU كالشريحة 74181 مع بعض دوائر التحكم وذاكرة ROM، وكما تم شرحة سابقا فالشريحة 74181 يمكنها تنفيذ مختلف العمليات الحساب والمنطق، باستخدام دخلي بيانات كلاهما مكون من 4-بت، ويعتمد تنفيذ أي عملية على الإشارة المطبقة عند دخل التحكم (من حيث نوع العملية: أهي عملية حساب أم عملية منطق) وعلى دخول إختيار الوظائف، وفي النهاية وباستخدام دائرة التحكم المناسبة وعن طريق البرنامج المخزن في الذاكرة ROM يمكن تنفيذ عمليات منتابعة طبقاً للبرمامج المعد.


#### 9-3 الناقلات:

## 9-3-1 ناقل السانات :


طبقاً لتعريف المعالج الدقيق النموذجي نجد أنه يحتاج إلى عدد كبير من الأرجل سواء أكانت مداخل أو مخارج، وهذا مايصعب تنفيذه عملياً حيث لايمكن اشريحة μΡ حقيقية أن تتحمل هذا العدد الكبير من الأرجل وحيث تتقيد الشريحة بعدد محدود منها، وعلى هذا فيمكن تحديد القيم m و n، وعادة يكون: m = n، كما يمكن تقليل الأرجل إذا أمكن استخدام أرجل الدخول كأرجل خروج، وهذا ممكن باستخدام مايعر ف بالأرجل الثنائية الإتجاه، ويعود عدد الأرجل عندئذ إلى ما يعرف بـ "عرض مسار البيانات" Data path width ، أو مايسمي بـ "ناقل البيانــات" Data bus ، والكلمة Bus مشتقة من الكلمة اللاتينية Omnibus وتعنى "الشاملة"، وهي كلمة شائعة الاستخدام في الأنظمة الرقمية حيث تعنى مجموعة من الخطوط أو مسار تجميعي، وفي μР يكون ناقل البيانات ثنائي الإتجاه، والذي يمكن تمثيلة كما هو مبين في شكل (9-2) وفيه يتم كتابة عدد الخطوط التي يتشكل منها الناقل كما هو موضح بالشكل.

ويكون عدد الخطوط في الناقل المبين في شكل (9-2) هو 8، ويسمى هذا العدد

أيضاً بعرض الناقل Bus width، كما يبين شكل (9-3) تنظيم لناقل ثنائى إتجاه، وهنا يتم تحديد إتجاه المداخل أو المخارج حسب المعالج الدقيق نفسه.




شكل (9-2) تمثيل الناقل الثنائي الإتجاه



شكل (9-3) تنظيم لناقل ثنائي إنجاه 8-بت

الفصل الناسع

موجوداً طالما أن عملية القراءة أو الكتابة لم تكتمل، وفي كثير من المواقف تتواجد ماسكات Latches عند خطوط دخول العنوان للذاكرة، حيث تقوم بإمساك العنوان بمجرد وصوله، وبمجرد مسك هذا العنوان يصبح ناقل العنوان غير مطلوب لبقية دورة القراءة أو الكتابة التي يتم تناولها، حيث يتم إستخدام هذا الناقل في غرض آخر، وفي الإصدارات الأولى للمعالجات الدقيقة كان ناقل العنوان يستخدم فقط في نقل العنوان وسمى بـ "ناقل العنوان المخصص " Dedicated address bus.



شكل (9-4) مواءمة ذاكرة مع 4P

وفى بعض المعالجات الدقيقة مثل إنتل 80858 وإنتل 8086 يستخدم نفس الناقل فى نقل العناوين بالإضافة إلى نقل البيانات، وهذا يعنى أن الناقل يمكن استخدامه لغرضين، حيث يمكن إستخدامه كناقل عنوان عندما يراد إرسال عنوان ما، كما يمكن إستخدامه كناقل بيانات عندما حدوث نقل للبيانات ، فعل سبيل المثال وفى المعالج الدقيق طراز إنتل 80854 يتم إرسال البايت السفلى للعنوان على الناقل: عنوان/بيانات (AD) من خلال الأرجل من  $AD_0$  إلى  $AD_0$ ، بينما يتم إرسال البايت العلوى للعنوان من خلال الأرجل من  $AD_1$  إلى  $AD_3$  ويعرف هذا النوع من التشغيل (والذي يستخدم فيه الناقل الواحد في وظيفتين مختلفتين) بـ "التشغيل التعددي" (Multiplexing)، والذي يسبب توفير الكثير من الأرجل على شريحة الدائرة التكاملية،

ويتم معالجة البيانات في المعالج الدقيق على الشكل الثنائي، ويعرف عدد البتات التي يمكن معالجتها في نفس الزمن بطول الكلمة Word length أو حجم الكلمة size للمعالج الدقيق، ويكون هو نفسه "عرض ناقل البيانات"، وهذه الخاصية تعتبر مقياس لقوة المعالج الدقيق، كما يمكن تعريف المعالج الدقيق حسب حجم الكلمة، فيقال معالج دقيق 8-بت أو معالج دقيق 16-بت، أو معالج دقيق 28-بت.

## 9-3-9 ناقل العنوان:

فى المعالج الدقيق الذى تم فرصه ، كنا قد فرضنا ذاكرة ROM داخلية والتى يتم تخزين البرنامج بداخلها، أما فى المعالجات الدقيقة الحقيقية فيمكن أن تكون هذه الذاكرات غير موجودة أو ذات حجم صغير بحيث يكون البرنامج المُخزن صغيرا جدا، ولهذا يتم استخدام ذاكرة خارجية (والتى يمكن أن تكون RAM أو ROM أو كلاهما معا)، ومن المعروف أنه يتم تخزين البيانات والمعلومات فى العديد من المواقع ولكل موقع عنوان محدد، و لابد أن يكون للمعالج الدقيق القدرة على تخزين المعلومات فى كل هذه الذاكرات وأيضا القدره على استعادتها منها، وعلى ذلك لابد أن يكون لكل من  $\mu$  والذاكرة مجموعة من الخطوط تعرف بـ "ناقل العنوان" Address bus أو موجودة فى ناقل العنوان هو: 2°، ويعرف هذا بـ "حيز العنوان" Address space أو "حيز الذاكرة بحجم كبير مع موجودة فى ناقل العنوان هو: 2°، ويعرف هذا بـ "حيز العنوان" المعالجات الدقيقة "ميز الذاكرة" عرض ناقل العنوان إلى 16، والذى يمكنه عنونة حتى 216 موقع (64,536)، وهو مايعادل: 4

#### $K = 2^{10}$


وعادة يتم ترتيب الذاكرات بحيث يتم تخزين المعلومات على شكل بايتات Bytes أى أنه يتم تخزين بايت واحد فى كل موقع (والبايت كما ذكرنا من قبل عبارة عن 8-بت) ، ويصور شكل (9-4) مواءمة ذاكرة و  $\mu$ 0.

وقبل القراءة من أو الكتابة في موقع ما من مواقع الذاكرة، فلابد أولا من إختيار هذا الموقع من خلال إرسال إشارات على ناقل العنوان، ويظل العنوان

إساسياك إلمعالجات الدقيقة

ويتم إتصال المعالج الدقيق نفسه بالعالم الخارجى من خلال أجهزة تعرف بأجهزة الدخل والخرج I/O devices، ويتم مواءمتها مع المعالج الدقيق من خلال بوابات دخل وخرج، حيث يتم توصيل عدد منها بالمعالج الدقيق ويعتمد هذا العدد على عرض ناقل العنوان، ويتم عنونتها بنفس ناقل العنوان وذلك للدخول على جهاز محدد منها.

ويبين شكل (9-5) مواءمة أجهزة ١/٥ بمعالج دقيق.



شكل (9-5) مواءمة أجهزة 1/0 بمعالج دقيق

ويمكن أن يكون عرض ناقل العنوان للذاكرة مختلف عنه للأجهزة I/O، فعلى سبيل المثال، وفي المعالج الدقيق طراز إنتل 8085A يستخدم ناقل عنوان عرضه 1-بت في عنونة الذاكرة، بينما يتم عنونة اجهزة الدخل بناقل عنوان عرضه 8-

بت، وهذا يعنى أن عدد أجهزة I/O التي يمكن عنونتها:  $^2$ 0 أي  $^2$ 5، وفي الحقيقة يمكن إتاحة هذا العنوان الذي عرضه  $^2$ 9-بت على الأرجل من  $^2$ 4 إلى  $^2$ 4 من  $^2$ 5 من الذاكرة  $^2$ 6 إلى  $^2$ 6 من أن أي معالج دقيق له حيز عنوان مستقل يجمع كل من الذاكرة وأجهزة  $^2$ 7 لابد أن يحدد هذا المعالج هل العنوان المستخدم عند أي لحظة يقصد به موقع الذاكرة، موقع الجهاز  $^2$ 8 النقيض فالمعالج الدقيق  $^2$ 8 له حيز عنوان قيمته  $^2$ 8 بايت، وهو مشترك لكل من الذاكرة وأجهزة  $^2$ 8 ويكون العنوان الواحد مختصاً بأحدهما.

## : Control bus ناقل النحكم 3-3-9

ولدواعي التشغيل السليم لابد أن يكون للمعالج الدقيق مجموعة من خطوط التحكم، سواء أكانت خطوط تحكم دخل أو خطوط تحكم خرج، وتعرف هذه المجموعة من الخطوط بـ "ناقل التحكم" Control bus، وهي تستخدم لعمل التزامن اللازم بين عمل المعالج الدقيق وعمل الدوائر الخارجية، فمثلا يمكن أن يكون خط التحكم مطلوباً للإبلاغ عما إذا كان العنوان الموجود في وقت ما على ناقل العنوان يخص موقع على الذاكرة أم يخص أحد اجهزة ١/٥ وذلك عندما يكون ناقل العنوان مشترك لكليهما، ففي المعالج الدقيق 8085A هناك خط التحكم  $\overline{M}$  فإذا كانت الإشارة على هذا الخط هي المنطق 1 فهذا يعنى أن العنوان يقصد به جهاز ١/٥، أما إذا كانت الإشارة هي المنطق 0 فهذا يعني أن العنوان يقصد به الذاكرة ، ومثال آخر هو استخدام بعض إشارات التحكم هذه في تسهيل إعتراض تنفيذ تتابع برنامج عادى، فلتحقيق هذا يستخدم خط تحكم هو - مثلا - INTR، فعندما يريد أحد أجهزة I/O في إعتراض المعالج الدقيق، يقوم بإرسال منطق 1 على هذا الخط، حيث يمكن أن يكون الجهاز I/O هو محول A/D يقوم بإبلاغ المعالج الدقيق أن عملية التحويل قد إنتهت وأن البيانات أصبحت متاحة، أو يكون جهاز ١/٥ لتوضيح أن هناك زيادة في حدود تشغيل بارامتر معين مثل الضغط أو درجة الحرارة، وبعد أن ينفذ المعالج الدقيق الأمر الجاري، يقوم بإرسال منطق 0 على الخط INTA (ويسمى خط إقرار استلام القطع) وبمايفيد بتمام إستلام أمر القطع، ومقرراً التعرف على طلب جهاز I/O وتحدث عملية القطع، وهنا نرى أن الخط INTR هو خط تحكم دخل بينما الخط

عملية بسيطة والتي منها سوف نفهم بوضوح كيف يمكن توظيف المعالج مع الذاكرة والبوابات ١/٥ مجتمعة لتمثيل نظام.

ولنأخذ في الإعتبار العملية البسيطة التالية:

- 1− إدخال رقم ما من بوابة الدخل 01 #.
- -2 إلى هذا الرقم يتم إضافة محتويات موقع الذاكرة رقم  $_{16}$  (OA2F).
  - 3- إخراج النتائج عند البوابة 02 #.

ومن المعروف أن المعالج الدقيق عبارة عن جهاز رقمي يتكون من العديد من الدوائر الرقمية، كما يقوم بتنفيذ العمليات المختلفة باستخدام الإشارات الرقمية Digital Signals، ولهذا فلابد ان تكون هذه العمليات معطاه على شكل الإشارات الرقمية، ولهذا فكل العمليات التي يقوم المعالج الدقيق بتنفيذها لابد أن تكون معطاه على شكل الشفرة الثنائية التي يعمل عليها المعالج الدقيق والتي تم تحديدها من قبل بواسطة الصانع، فمثلا عند استخدام 1 بايت (8-بت) في تحديد شفرات العمليات لأحد المعالجات الدقيقة ، فيكون هناك عدد: 256 = 28 شفرة مختلفة لهذا المعالج الدقيق، وهي تعرف باسم شفرات العملية Operation codes، أو (Op codes)، وأيضاً وبالمثل يتم تحديد عناوين المواقع المختلفة للذاكرة وأجهزة ١/٥ أيضا بالأرقام الثنائبة.

ويُطلق مسمى "البرنامج" Program على العملية المطلوب تنفيذها والتي يتم تحديدها في تتابع مناسب بدلالة شفرات العملية Op code وأيضاً بدلالة عناوين الذاكرة وأجهزة ١/٥ والبيانات، كما تعرف عملية المعالجة هذه بـــ: "البرمجة"

والآن لنقوم بهذه العملية المعطاة خطوة بخطوة :

## 1- إدخال رقم ما من بوابة الدخل 01 # :


وهو مكون من جزئين من المعلومات، الجزء الأول يعبر عن عملية دخل من بوابة دخل معيفة، بينما يحدد الجزء الثاني عنوان البوابة (O1H)- حيث يعبر الحرف أساسيات إلهمالجات إلدقيقة

INTA هو خط تحكم خرج ، ونظام الإتصالات هذا (من عمل طلب ما ثم إنتظار الإستجابة من المعالج الدقيق والذى يتنشر في الأنظمة المبنية على المعالجات الدقيقة) يعرف بـ "نظام تأكيد الاتصال" Handshaking بين الأنظمة الرقمية.

وتوجد عملية أخرى مفيدة تعرف بعملية الدخول المباشر إلى الذاكرة Direct (Memory Access (DMA) فعادة يتم إنتقال البيانات بين أجهزة I/O والذاكرة من خلال المعالج الدقيق وذلك طبقاً للأوامر المخزنة في الذاكرة، وتكون عملية نقل البيانات هذه بطيئة، كما تكون غير مناسبة خاصة عندما يراد نقل عدد كبير من الكلمات في نفس الوقت، ولهذا الغرض يتم تزويد المعالج الدقيق بخط إتصال مباشر بين جهاز I/O والذاكرة، ويقوم خط دخل HOLD بإبلاغ المعالج الدقيق بنية جهاز I/O بالدخول المباشر إلى الذاكرة، حيث يقوم المعالج الدقيق بإقرار التعرف على ذلك بإرسال نبضة منطقية 1 على خط تحكم الخرج HLDA، حيث يقوم المعالج الدقيق بفصل ناقلات العنوان والبيانات وتبدأ عملية الدخول المباشر إلى الذاكرة.

# 9-4 الأنظمة المبنية على المعالجات الدقيقة :

## 9-4-1 مثال لنظام رقمي بسيط مبني على معالة دقيق :



شكل (9-6) المخطط الوظيفي لنظام مبنى على معالج دقيق

يبين شكل (9-6) المخطط الوظيفي لنظام مبنى على معالج دقيق، وقبل الدخول في المناقشات التفصيلية لهذا النظام، سوف يتم وصف الخطوات التي تتضمن تنفيذ

H عن نظام أعداد سداسى عشر – وهذه المعلومة تتحدد بعدد 2 –بايت: يختص البايت الأول بشفرة العملية 0 code، بينما يختص الثانى برقم البوابة، ويسمى هذا التتابع المكون من عدد 2 –بايت بـ "الأمر" Instruction .

## 2- إضافة محتويات موقع الذاكرة OA2FH:

وهذا أيضاً مكون من جزئين من المعلومات، الجزء الأول يعبر عن عملية إضافة ، بينما يعبر الجزء الثانى عن موقع هذه المعلومات المطلوب إضافتها، حيث تكون البيانات الأخرى متاحة فى أحد المسجلات (مُركِم) فى المعالج الدقيق، هنا يفترض أن عنوان موقع الذاكرة يكون مخزناً فى مسجل خاص فى المعالج الدقيق ، ومنه لانحتاج للإمداد بأى معلومات منفصلة، وهذا يعنى انه يكون مطلوباً فقط شفرة عملية Op code : إضافة من موقع ذاكرة، ولهذا فإن هذا الأمر مكون من 1-بايت فقط.

## 3- إخراج النتائج عند البوابة 02 # :


وهذا العدد عبارة عن أمر مكون من 2-بايت، يعبر البايت الأول عن عملية إخراج من بوابة خرج، بينما يعبر البايت الثاني عن عنوان البوابة.

جدول (9-3)

عنوان الذاكرة ( بنظام الأعداد السداسي عشر )	محتويات الذاكرة ( بنظام الأعداد السداسي عشر )	ملاحظات
0000	DB	شفرة عملية الدخل
0001	01	رقم بوابة الدخل
0002	86	ذاكرة إضافة
0003	D3	شفرة عملية خرج
0004	02	رقم بوابة خرج

وباستخدام الاجراءات السابقة، يتم كتابة البرنامج وتخزينه في مواقع مجاورة لموقع الذاكرة الإبتدائي 0000 (بالنظام السداسي عشر)، ويبين جدول (9-3) محتويات مواقع الذاكرة لهذا البرنامج البسيط.

ويبن شكل (9-7) تتابع العمليات التي يتم تأديتها لتنفيذ عينة لبرنامج.



شكل (9-7) تتابع تنفيذ برنامج

1- يبدأ تنفيذ البرنامج - بالخطوة (1A) - بإرسال المعالج الدقيق لعنوان أول موقع ذاكرة الم000H لإستحضار أول أمر، وإستجابة لذلك تقوم الذاكرة - بالخطوة (1B) - بإعادة محتويات هذا الموقع 0000H إلى المعالج الدقيق.

2- يقوم المعالج الدقيق بحل شفرة هذه الكلمة (11011011) فتكون: أمر INPUT، كما يقوم المعالج بتوليد إشارات التحكم الخاصة بعملية الإسترجاع التالية من الذاكرة وإرسال عنوان موقع الذاكرة التالى 0001H - بالخطوة (2A)- للحصول على رقم بوابة الدخل المطلوبة ، وإستجابة لذلك تقوم الذاكرة - بالخطوة (2B)

- بإعادة محتويات هذا الموقع إلى المعالج الدقيق، حيث يتعرف عليه المعالج الدقيق كبوابة رقم 1.

- \* وبذلك يكون قد أتيح أول أمر بالكامل في المعالج الدقيق.
- 3- يقوم المعالج الدقيق بتنفيذ هذا الأمر بالخطوة (2C) بإرسال عنوان البوابة رقم 1، وكإستجابة لذلك يستقبل المعالج الدقيق الرقم الثنائي الخاص بالبوابة رقم 1- بالخطوة (2D) وتخزينه في المسجل الداخلي (المركم).
  - \* وهنا يكون الأمر الأول قد إكتمل.
- 4- يقوم المعالج الدقيق بالخطوة (3A) بإرسال عنوان موقع الذاكرة التالى Hoodh لإستحضار الأمر التالى، وإستجابة لذلك يقوم المعالج الدقيق بالخطوة (3B) بإستقبال محتويات هذا الموقع ADD لمحتويات المركم.
- 5- يتم تنفيذ هذا الأمر بواسطة المعالج الدقيق، بإرسال عنوان موقع الذاكرة (OA2FH) لإضافة محتوياته بالخطوة (3C) إلى محتويات المركم، حيث تقوم الذاكرة بإعادة محتويات هذا الموقع إلى المعالج بالخطوة (3D) والتي تضاف إلى محتويات المركم، كما يتم تخزين المجموع في المركم.
  - \* وبذلك يكون قد تم تتفيذ الأمر الثاني.
- 6- يقوم المعالج الدقيق بالخطوة (4A) بإرسال عنوان موقع الذاكرة التالى H 0003H وإستجابة لذلك تقوم الذاكرة بالخطوة (4B) بإعادة محتويات هذا الموقع إلى المعالج الدقيق، حيث يتعرف المعالج الدقيق عليه فيكون: أمر خرج OUTPUT.
- 7- بناء على ذلك يقوم المعالج بإرسال عنوان موقع الذاكرة التالى بالخطوة (5A) لإستحضار رقم بوابة الخرج، ويتم إستقبال هذا الرقم بالخطوة (5B) بواسطة المعالج الدقيق.
  - \* وعندئذ يكون الأمر الثالث متاحاً في المعالج.

8- يبدأ تنفيذ الأمر الثالث - بالخطوة (5C) - بإرسال المعالج لعنوان البوابة، وبعد إختيار البوابة، يتم إرسال محتويات المركم (المجموع) - بالخطوة (5D) - إلى البوابة رقم 2.

\* وبذلك يكوم قد إكتمل تنفيذ البرنامج.

ويمكن تلخيص الخطوات السابقة كما يلى:

العملية	رقم الخطوة
قيام المعالج الدقيق بإرسال العنوان الخاص بالأمر الأول (ООООН)	1A
استقبال محتويات موقع الذاكرة (HO000) بواسطة المعالج الدقيق	1B
قيام المعالج الدقيق بإرسال العنوان الثاني (0001H)	2A
إستقبال محتويات موقع الذاكرة (H000H) بواسطة المعالج الدقيق	2B
قيام المعالج الدقيق بإرسال عنوان بوابة الدخل 01	2C
إستقبال البيانات من بوابة الدخل 01 بواسطة المعالج الدقيق	2D
قيام المعالج الدقيق بإرسال عنوان الذاكرة التالى (0002H)	3A
إستقبال محتويات موقع الذاكرة (HO002H) بواسطة المعالج الدقيق	3B
إرسال عنوان موقع الذاكرة المطلوب بواسطة المعالج	3C
إستقبال بيانات موقع الذاكرة (OA2FH) بواسطة المعالج الدقيق	3D
قيام المعالج الدقيق بإرسال عنوان الذاكرة التالى (0003H)	4A
إستقبال محتويات موقع الذاكرة (0003H) بواسطة المعالج الدقيق	4B
قيام المعالج الدقيق بإرسال عنوان الذاكرة التالى (0004H)	5A
إستقبال محتويات موقع الذاكرة (0004H) بواسطة المعالج الدقيق	5B
قيام المعالج الدقيق بإرسال عنوان بوابة الخرج 02	5C
قيام المعالج الدقيق بإرسال البيانات إلى بوابة الخرج 02	5D

ربما يتطرق إلى الذهن أن إجراءات تنفيذ البرنامج السابق تتم فى خطوات مملة وتستهلك زمنا طويلا، إلا أن المعالج الدقيق يقوم بتأدية هذه الخطوات فى خلال قليل من الميكروثانية، ومادام المعالج الدقيق سريعاً فهو ليس ذا مقدرة على التفكير،

وإنما يعمل ماهو مطلوب منه بناء على البرنامج المعطى، ومن هنا نجد أن كتابة البرنامج الصحيح لهو أهم أسس هذه العملية.

#### : allebl dae 2-4-9

من المناقشات السابقة، نجد أن المعالج الدقيق يقوم بتأدية العمليتين الأساسيتين التاليتين:

- 1- إستحضار FETCH الأمر من الذاكرة.
  - 2− تنفيذ EXECUTE هذا الأمر.

وتُؤدَى كل عملية من هاتين العمليتين في خطوات مختلفة .

## أولا عملية الإستحضار:

- 1- يقوم المعالج الدقيق بوضع عنوان البايت الأول للأمر على ناقل العنوان مع إشارة التحكم، حتى تتم القراءة من موقع الذاكرة التى تم عنونتها.
- 2- يقوم المعالج الدقيق بتقديم هذا البايت على ناقل البيانات، ويعرف هذا البايت بشفرة العملية Op code، كما تسمى عملية الحصول على هذا البايت من الذاكرة بعملية "إستحضار شفرة العملية" Op-code fetch.
  - 3- يتم حل شفرة (كشف) شفرة العملية وتوليد الإشارات الضرورية.
- 4- إذا كان الأمر من أنواع الأوامر متعدد البايت، فيتم قراءة البايت التالية من الذاكرة واحدة بواحدة كما في تسلسل الخطوتين 1 و 2.
- \* وتسمى عملية الحصول على بايتات الأمر من الذاكرة بعملية "إستحضار الأمر" Instruction fetch .

## ثانيا عملية تنفيذ الأمر:

بعد حصول المعالج الدقيق على الأمر بالكامل (جميع بايتات الأمر)، يقوم بتأدية العملية المحددة لهذا الأمر، والتي تعرف بعملية "التنفيذ" Execution .

ومن هنا يمكن تعريف المعالج الدقيق بأنه:

جهاز رقمى مُصنع على شريحة يقوم بإستحضار الأوامر من الذاكرة وكشفها ثم تنفيذها، بمعنى أنه يؤدى عمليات حسابية ومنطقية وقبول البيانات من أجهزة دخل وإرسال النتائج إلى أجهزة الخرج.

و لابد من الفهم بوضوح أن المعالج الدقيق لايمكنه تأدية أى عمل مالم يتم توصيلة بذاكرة وأجهزة دخل وخرج.

## 9-5 التركيب البنائى للمعالج الدقيق:

لتأدية العمليات المختلفة التي تمت مناقشتها مسبقاً، فلابد من تركيب المعالج الدقيق من المكونات التالية:

- 1- ناقل بيانات .
- 2- ناقل عنوان .
- 3- ناقل تحكم .
- 4- وحدة حساب ومنطق ALU .
  - 5- مسجلات .
- 6- عداد برنامج Program counter
  - 7- علامات flags .
- . Timing & control unit وحدة تزامن وتحكم  $^{-8}$

## 9-5-1 نظام النقل:

يتم إتصال أنظمة المعالج الدقيق الفرعية بأنظمة نقل System Bus والتى تشمل : ناقل البيانات وناقل العنوان وناقل التحكم، والتى تمت مناقشتها مسبقاً، حيث يستخدم ناقل البيانات فى نقل البيانات من جزء من المعالج الدقيق إلى جزء آخر منه ، وبين المعالج الدقيق وأجهزة I/O ، كما يستخدم ناقل

## 9-5-5 العلامات:

العلامات flags ماهى إلا عبارة عن مسجلات بــ 1-بت، تستخدم فى تخزين حالات محددة والتى تظهر كنتيجة لتنفيذ بعض الأوامر المحدده، ومن هذه العلامات الشهيرة مايلى:

#### المحمول Carry:

إذا تولد محمول من بت التأثير الأعلى MSB كنتيجة لعملية معينة، عندئذ يتهيأ علامة مسجل المحمول عند (1)، وخلاف ذلك يتحرر المسجل عند (0).

#### الصفر Zero:

هذا المسجل يتهيأ عندما يكون الصفر هو النتيجة لعملية، وخلاف ذلك يتحرر المسجل.

#### الإشارة Sign:

يتم تهيئة هذا المسجل إذا أنتجت عملية ما البت (1) كبت تأثير أعلى في المركم، بينما يتحرر المسجل إذا كان الناتج غير ذلك.

#### الندية Parity :

إذا أدت نتيجة عملية ما إلى جعل نديات البتات في المركم زوجية Even parity، فسوف يتهيأ هذا المسجل بينما يتحرر المسجل إذا كان الناتج غير ذلك.

#### المحمول المساعد Auxiliary carry :

ويسمى أيضاً "نصف محمول" Half carry ، حيث يتم تهيئة هذا المسجل إذا أنتجت عملية ما البت (1) من البتات الأربعة الأدنى ، وخلاف ذلك يتحرر المسجل، وتستخدم هذه العلامة في العمليات الحسابية في نظام BCD.

الفصل التاسع إساسيات المعالجات الدقيقة

العنوان (والذى يكون أحادى الإتجاه) فى حمل عناوين مواقع الذاكرة وعناوين أجهزة (الذى يكون ناقل التحكم من عدد من الخطوط تقوم بالتحكم فى العمليات المتعددة والتى منها: القراءة من الذاكرة، والكتابة فى الذاكرة، والقطع، والدخول المباشر على الذاكرة DMA ...إلخ .

## 9-5-9 وحدة الحساب والمنطق:

تعتبر وحدة الحساب والمنطق هي قلب المعالج ، حيث تستخدم لأداء العمليات الحسابية مثل : الجمع ، والطرح، ...إلخ ، وأداء العمليات المنطقية مثل: AND، و OR و CX ...إلخ .

## 9-5-3 المسجلات:

تستخدم المسجلات في تخزين البيانات الصغيرة في المعالج الدقيق ، ويُسمح للمستخدم بالوصول لبعض المسجلات من خلال الأوامر ، بينما لايُسمح له بالوصول للمستخدم بالوصول إليها أو لا ، فهناك للأخرى ، وبعيداً عن هذه المسجلات التي يُسمح بالوصول إليها أو لا ، فهناك مسجلات للأغراض العامة والمعروفة بـ "مسجلات الذاكرة المؤقتة" Scratch-pad (المركم) والتي تستخدم في عمليات حسابية ومنطقية وغيرها ، بالإضافة إلى مسجل خاص يسمى "مؤشر المكدسة" Stack pointer ، والمستخدم في حفظ مسار جزء من ذاكرة RAM ، والمستخدم كمركم ، وحيث سيتم مناقشة هذه العملية لاحقا ، أما المسجلات التي لايسمح للمستخدم بالدخول فيها فمنها مسجلات الأوامر والتي تقوم بالحصول على الأوامر من الذاكرات ، بالإضافة إلى بعض المسجلات التي تعرف بمسجلات الطوارئ .

## 9-5-4 عداد البرنامة:

عداد البرنامج (PC) Program counter هو بكل بساطة عبارة عن عداد مطلوب لحفظ مسار عنوان الأمر التالى المطلوب إستحضاره من الذاكرة لتنفيذه، فهو دائماً مايمسك عنوان إما أول بايت من الأمر التالى المطلوب إستحضاره لتنفيذه، أو عنوان البايت التالى من الأمر المتعدد البايتات والذى لم يتم إستحضاره كاملاً، وفى كلتا الحالتين يزداد عداد البرنامج بمقدار الوحدة بعد إستحضار كل بايت.

#### : Overflow الفائض

حيث تتم عملية الطرح باستخدام تمثيل مكمل الإثنين للأعداد، فإذا أنتجت عملية الطرح فائض Overflow فسيتهيأ هذا المسجل، وخلاف ذلك يتحرر المسجل.

## 9-5-6 وحدة النوقيت والنحكم:

وتستخدم هذه الوحدة فى توليد الإشارات التزامنية وإشارات التحكم المناسبة والتى تتحكم وتقوم بعمل التزامن لكل العمليات التى يتم تنفيذها بواسطة مختلف أقسام المعالج الدقيق، والأجهزة الأخرى فى النظام.

ويسمى الأسلوب الذى يتم به تنظيم الأجزاء والوحدات السابقة لإنشاء المعالج الدقيق بـــ "التركيب البنائي" Architecture .

## 9-6 مجموعة الأوامر:

من المعروف وكقاعدة يجب أن يستقبل المعالج الدقيق البيانات من العالم الخارجكي (من جهاز دخل) على الشكل الثنائي، ويقوم بمعالجة البيانات طبقا للبرنامج المُخزن على الشكل الثنائي في الذاكرة، ثم إرسال النتائج على الشكل الثنائي أيضاً مرة أخرى إلى العالم الخارجي (إلى جهاز خرج)، كما يكون للمعالج الدقيق نفسه المقدرة على تأدية أعمال معينة ومحددة - كإستجابته للأوامر - أيضا على الشكل الثنائي، وكما وضحنا من قبل أن هذا التتابع في الأوامر والذي يُمكِن المعالج الدقيق من تنفيذ عملية كاملة يسمى بـ "البرنامج"، كما يسمى تجميع الأوامر التي يستطيع المعالج الدقيق من التعرف عليها بـ "مجموعة الأوامر" Instruction التي يستطيع المعالج الدقيق من التعرف عليها بـ "مجموعة الأوامر" set ويجب على المستخدم ان يكون متفهما تفهما كاملاً لمجموعة الأوامر التي يحتويها المعالج الدقيق الذي يستخدمه.

ويجب أن يحتوى كل أمر على مجموعة من المعلومات تكفى لتنفيذ العملية المطلوبة، حيث يجب إحتواء الأمر (ضمنياً أو صراحة) على المعلومات التالية:

## 1- العملية التي يتم تأديتها:

وتكون مُعرَفة بشفرة العملية Op code، وحتى يصبح هذا أكثر مناسبة للمستخدم يتم تحديد هذه الشفرة بإطلاق عليها أسماء مناسبة تذكيرية Mnemonics، فعلى سبيل المثال: ADD للتعبير عن الإضافة، و ANA للتعبير عن العملية المنطقية AND ...إلخ .

#### 2 - مصادر المعاملات المستخدمة:

فبعض الأوامر تحتاج في تنفيذها لمُعَامَل Operand واحد فقط (أي الكمية التي تجرى عليها عملية ما). والذي يمكن أن يكون في الذاكرة أو في المسجل أو الأمر نفسه، فمثلا: الأمر MOV A, B معناه نقل محتويات المسجل B إلى المركم، هنا يصبح المعامل في المسجل B هو مصدر المعلومات، كما تحتاج بعض الأوامر لمعاملين، أحدهما موجود طبيعيا في المركم، بينما الآخر محدد في الأمر، فمثلا: الأمر ADD C يضيف محتويات المسجل C إلى محتويات المركم، فهنا يكون أحد مصادر المعاملات في المسجل C، بينما المعامل الآخر يكون ضمنيا مُحتواً في المركم.

## 3- الوجهة المقصودة للنتيجة:

فبعد تأدية العملية، تتجه النتيجة إلى الجهه المقصودة والتى يتم تحديدها فى الأمر، فمثلا: الأمر MOV A, M معناه إستخدام المركم كوجهه مقصودة للنتيجة، ويمكن أن تكون الجهه المقصودة مسجل أو موقع ذاكرة أو جهاز خرج.

وفى بعض الأوامر لايكون مطلوب تحديد الوجهه المقصودة ويقصد هنا ضمنياً أن يكون المركم هو الجهه المقصودة ، فمثلاً فى الأمر ADD C يقصد توجه نتيجة الإضافة إلى المركم، وبما يعنى أن تحل النتيجة محل أحد المعاملات .

وعامة يكون للأمر مجال أو مجالين ، كما هو مبين في شكل (9-8) .

OP CODE	ADDRESS/DATA	
المجال الأول	المجال الثاني	

## شكل (9-8) الشكل العام للأمر

وعادة تكون هذه المجالات على شكل البايتات، ويكون مجال شفرة العملية مكون من بايت مفرد، وبينما يمكن أن يغيب مجال العنوان/البيانات في بعض الأحوال، وكمثال على ذلك الأمر: B ADD، فيمكن أن يتكون هذا المجال من عدد صحيح من البايتات، فعلى سبيل المثال، وفي المعالج الدقيق 8085A يمكن أن يكون

ADD

7AFFH STA

وتكون عدد البايتات لهذه الأوامر هي: 3 و 3 و 1 و 3 على الترتيب، ولابد من تخزين البرنامج أولاً في الذاكرة قبل معالجته بواسطة المعالج الدقيق، ونفرض أن هذا البرنامج يُخزن في الذاكرة كما هو موضح جدول (9-4).

جدول (9-4)

ملاحظات	المحتويات	عنوان الذاكرة	
	(ثنائی)	(سداسی عشر)	
شفرة عملية LDA	0011 1010	0000	
8-بتات السفلى للعنوان AA	0100 1010	0001	
8-بتات العليا للعنوان 2C	0010 1100	0002	
شفرة عملية LXI H	0010 0001	0003	
8-بتات السفلى للعنوان A6	1010 0110	0004	
8–بتات العليا للعنوان 3D	0011 1100	0005	
شفرة عملية ADD M	1000 0110	0006	
شفرة عملية STA	0011 0010	0007	
8-بتات السفلى للعنوان FF	1111 1111	0008	
8-بتات العليا للعنوان 7A	0111 1010	0009	

<sup>\*</sup> ولابد من أن نفهم بوضوح أن تصميم الأنظمة المبنية على المعالجات الدقيقة تتطلب المعرفة بكل من المكونات المادية والبرمجة.

## 9-7 المعالج الدقيق طراز 8085A:

يوجد الكثير من طرازات المعالجات الدقيقة والتي تتواجد على شكل شرائح، وعلى الرغم من تشابه المفاهيم الأساسية لها، إلا أنها تختلف في التركيب البنائي وفي مجموعة الأوامر وفي التشغيل، وإذا حاول أي منا أن يعلم كل شئ عن كل المعالجات الدقيقة فإنه سيصل في النهاية إلى حالة من الإرتباك والحيرة، وعلى

الفصل التاسع إساسياك إلمعالجات الدقيقة

هناك أمراً بطول 1-بايت (هو شفرة العملية)، أو بطول 2-بايت (أحدهما خاص بشفرة العملية ، والآخر خاص بالعنوان/البيانات)، أو بطول 3-بايت (الأول خاص بشفرة العملية ، والثاني خاص بالعنوان/البيانات كبايت منخفض ، والثالث خاص بالعنوان/البيانات كبايت عالى)، وحيث يوضح شكل (9-9) التنظيمات المحتملة للبايتات، ويتم تخزين بايتات الأوامر في مواقع متجاورة بدءاً من البايت الأول.

## رقم البت ← 0 1 2 3 4 5 6 7

شفرة عملية (a)

البايت الأول: شفرة عملية البايت الثاني: عنوان/بيان

(b)

البايت الأول: شفرة عملية البايت الثاني : عنوان/بيان (بايت منخفض) البايت الثالث : عنوان/بيان (بايت عالى)

شكل (9-9) التنظيمات المحتملة لبايتات الأوامر في المعالج الدقيق 8085A

## مثال (1-9) :

مطلوب إضافة محتويات كل من موقعي الذاكرتين (2C4A(hex)، و (3DA6(hex)، وتخزين الناتج في موقع الذاكرة (7AFF(hex).

#### الحل:

البرنامج المطلوب يخضع لتتابع أوامر (والخاص بالمعالج الدقيق 8085A) كالتالى:

LDA 2C4AH

الجانب الآخر إذا تم التركيز فى دراسة واحد هذه المعالجات والفهم الجيد له، فسيمكن بعد ذلك سهولة فهم المعالجات الدقيقة الأخرى إلى حد كبير، ولقد تم إختيار أكثر المعالجات الدقيق شهرة وهو المعالج الدقيق طراز إنتل 8085A للدراسة، ومنه يمكن بسهولة – كما قلنا – فهم المعالجات الدقيقة الأخرى.

# 9-7-1 النظيم والنشغيل:


#### ناقلات البيان والعنوان:

فالمعالج 8085A من المعالجات الدقيقة ذات 8-بت، ويبين شكل (9-10) المخطط الوظيفي له.

ويتميز بوجود ناقل بيانات ثنائى إتجاه 8-بت، يستخدم كناقل بيانات دخل وأيضاً كناقل بيانات خرج على شكل 8-بت (من  $D_7$ ).

أما ناقل العنوان فهو عبارة عن 16-بت (بما يعنى أن حيز عنوان الذاكرة 64K-بايت)، وينقسم ناقل العنوان إلى مقطعين، حيث يتم نقل 8-بت السفلى للعنوان (من  $A_7$  إلى على نفس ناقل البيانات ، ولهذا يُعرَف الناقل ، كناقل عنوان/بيانات  $A_7$  (من  $A_7$  إلى  $A_7$ )، بينما يتم نقل 8-بت الأعلى للعنوان (من  $A_7$  إلى  $A_7$ )، وتتواجد العناوين والبيانات في المسار في أزمنة مختلفة.

ومن الطبيعي أن يؤدى هذا التشكيل إلى تقليل عدد أرجل الشريحة.



شكل (9-10) المخطط الوظيفي للالمعالج الدقيق 8085A

#### وحدة الحساب والمنطق ALU:

ويتميز المعالج الدقيق بوجود وحدة حساب ومنطق 8-بت، حيث تؤدى عمليات الحساب والمنطق في هذه الوحدة بكلمات مكونة من 8-بت.

#### مسجل المركم:

الفضل التاسع

حيث يوجد مسجل 8-بت يعرف بالمركم، فالعمليات الحسابية مثل: الجمع، والطرح، ...إلخ، والعمليات المنطقية مثل: AND، و OR، و EX-OR ...إلخ، يكون أحد المعاملات مُحتواً في المركم، كما أن نتيجة هذه العمليات يتم تخزينها فيه، ويتم ترميز هذا المركم بالحرف A.

#### : General purpose register المسجل العمومي

## مسجل مؤشر المكدسة (Stack Pointer (SP) :

هو مسجل 16-بت يستخدم فى تخزين عنوان قمة المكدسة ويُسمح للمستخدم بالوصول لهذه المسجلات السابقة من خلال الأوامر.

ويبين جدول (9-5) الأسماء والشفرة الثنائية لمسجلات 8-بت للمعالج الدقيق 8085A .

الشفرة الثنائية	إسم المسجل
111	Α
000	В
001	С
010	D
011	Е
100	Н
101	1

كما يبين جدول (9-6) الأسماء والشفرة الثنائية لأزواج المسجلات للمعالج الدقيق 8085A .

جدول (9-6)

الشفرة الثنائية	الإسم	ازواج المسجلات
00	В	B-C
01	D	D-E
10	Н	H-L
11	SP	مؤشر المكدسة

#### : Flags العلامات

العلامات في المعالج الدقيق 8085A عبارة عن 5 قلابات (مسجلات 1-بت)، تستخدم في توضيح وتخزين حالات محددة والتي تظهر أثناء العمليات الحسابية والمنطقية، وهي:

- 1- الصفر Zero) . . . (Z)
- 2− الإشارة Sign -2

- -3 الندية Parity) -3
- 4- المحمول Carry .....(CR).
- 5- المحمول المساعد Auxiliary carry) .

حيث تُجبر التهيئة لجميعها عند المنطق 1، كما يُجبر التحرير لها عند المنطق 0، كما يؤثر الأمر على هذه الإشارات بنفس الأسلوب الذى تم شرحه مسبقاً فى القسم (9-5).

#### عداد البرنامج (PC) Program Counter :

يتم تخزين الأوامر التى يتم تنفيذها إلى جانب بعضها فى مواقع الذاكرة، ويتواجد العنوان التالى للأمر المطلوب استحضاره من الذاكرة فى عداد برنامج 16-بت.

فمثلا: فلنتناول الأمر LDA 02C4H، والذي يعنى: "تحميل المركم بمحتويات موقع الذاكرة لكورة الفرض أن الشفرة الخاصة بهذا الأمر (وهى LDA) مخزنة في موقع الذاكرة رقم 0100H، فيتم تخزين البايت C4H في موقع الذاكرة رقم 0101H، بينما يتم تخزين البايت 02H في موقع الذاكرة رقم 0103H، للأمر التالى بعد ذلك مبتدئاً بموقع الذاكرة رقم 0103H.

فعندما ينتهى المعالج الدقيق من تنفيذ الأمر السابق للأمر الذى نحن بصدده LDA 02C4H، يكون عداد البرنامج قد وصل إلى رقم 0100H، وبعد ذلك يزداد العد أوتوماتيكيا تصاعديا مع كل إستحضار لبايت واحد من الذاكرة، ولهذا وجدنا أنه مع نهاية تنفيذ الأمر LDA 02C4H يصل العد إلى 0103H.

وكما ذكرنا من قبل، فهناك بعض المسجلات يُسمح بالدخول إليها بواسطة المستخدم من خلال الأوامر، فيقوم مسجل الأوامر Instruction register بإدخال شفرة العملية الخاصة بالأمر في دورة شفرة عملية Op code والخاصة بآلية الإستحضار وإمرارها إلى الكاشف، حيث تتحصر وظيفة الكاشف في ترجمة الأمر وتمكين قسم التحكم من إنتاج الإشارات المناسبة لتنفيذ المهام المطلوب تتفيذها من هذا الأمر.

كما يوجد مسجلات أخرى عديدة (كمسجلات الطوارئ) تستخدم في العمليات الداخلية لايُسمح لمستخدم بالدخول إليها.

#### الساعة Clock:

يتم توصيل شبكة بللورية أو RC بين الرجلين  $X_1$  و  $X_2$  فى الشكل (9–10) لتعيين تردد مولد الساعة الداخلى والذى يقوم بعمل تزامن لعمليات المعالج، ويكون تردد الساعة المتولد نصف تردد البللورة، كما أنه يمكن إتاحة تردد الساعة عند رجل خرج الساعة المدارجية.

#### التغذية:

يتم تشغيل المعالج 8085A من خلال منبع تغذية مفرد قدره  $V_{\rm ss}$  يوصل بين الرجلين  $V_{\rm ss}$ ، و  $V_{\rm ss}$ 

#### نظام القطع أو الإعتراض Interrupt system :

فى بعض التطبيقات يمكن السماح بإرجاء العمل الروتينى الذى يقوم به المعالج الدقيق وذلك لخدمة مهمة ما مستعجلة، فمثلا يمكن أن يستخدم نظام مبنى على المعالجات الدقيقة لمراقبة درجة الجرارة والضغط لعملية ما، فعندما تبتعد درجة الحرارة أوالضغط أو كلاهما عن قيم حدود الأمان لها سواء بالزيادة أو النقصان، فيجب على المعالج أن يكون له القدرة على البدء في إتخاذ التصرف اللازم لتجنب أية أخطار على الحياة أو المعدات، ولهذا الغرض لابد من وجود إشارة - تبين هذا الموقف الطارئ - يمكنها إعتراض المعالج الدقيق، وفي الحقيقة فإن نظام الإعتراض للمعالج يسمح للإشارات ذات الأولوية الأعلى من التمكين وتوجيه المعالج فوراً للعمل في برنامج مختلف.

ويتكون نظام الإعتراض في المعالج الدقيق 8085A من 5 إشارات دخل مختلفة ذات أولويات ثابتة مالم يتم تغييرها بالأمر SIM (سيتم مناقشته لاحقاً)، وهي طبقاً للأولوية كالآتي:

الأولوبة

الإشارات

أعلى أولوية

RST 7.5

TRAP

RST 6.5

RST 5.5

**INTR** 

K31 3.3

أقل أولوية

وفى حالة الإشارات الأربعة الأولى ، يتم نقل التحكم إلى موقع الذاكرة ، وكما هو موضح كالآتى :

عنونة تفرع	•	إشارة الإعتراض
4.5 x 8 = 24H		TRAP
5.5 x 8 = 2CH		RST 7.5
$6.5 \times 8 = 34H$		RST 6.5
75 x 8 = 3CH		RST 5 5

أما فيما يخص الإشارة الخامسة INTR، فيتم تزويد المعالج الدقيق بعنوان "أمر CALL" من خلال جهاز خارجي يعرف بـ " موجه الإعتراض "CALL

## 2-7-9 المعجة:

يتم تقسيم نظام الأوامر في المعالج الدقيق A085A إلى العديد من المجموعات منها:


- 1- مجموعة أو امر نقل البيانات.
  - 2- مجموعة أوامر الحساب
  - 3- مجموعة أوامر المنطق.
  - 4- مجموعة أوامر التفرع.

#### أولاً: مجموعة أوامر نقل البيانات Data transfere instruction group:

وهذه المجموعة تختص بالأوامر التي تحرك البيانات بين المسجلات وبعضها، وبين الذاكرة والمسجلات، وأيضاً تختص الأوامر التي تحرك البيانات الموجودة في المعالج الدقيق نفسه إلى الذاكرة أو المسجلات.

#### i Move instructions أو امر الحركة

هي عبارة عن أوامر (كل أمر منها مكون من 1-بايت)، والغرض من هذه الأوامر نقل البيانات من مسجل 8-بت إلى مسجل 8-بت آخر، أو من موقع ذاكرة إلى مسجل 8-بت، أو من مسجل 8-بت إلى موقع ذاكرة، وتكون هذه الأوامر معرفة بالإسم التذكيري "MOV"، متبوعاً بكل من الجهة المقصودة والمصدر وبينهما فصلة (،)، وحيث تسبق الجهة المقصودة الفصلة والمصدر، فمثلا الأمر: , MOV A فصلة (،)، وحيث تسبق الجهة المقصودة الفصلة والمصدر) إلى المسجل A (أى الجهة المقصودة)، والذي يحدث في الحقيقة أن محتويات المسجل B يتم نسخها في المسجل A، حيث لاتتغير محتويات المصدر سواء أكان هذا المصدر موقعاً في ذاكرة أو مسحل.



شكل (9-11) استخدام زوج المسجلات H-L كمؤشر ذاكرة

ومتى أعتبر موقع الذاكرة كمصدر للبيانات أو جهة مقصودة للبيانات، فيؤخذ عنوان موقع الذاكرة كمحتويات زوج المسجلات H-L، ولهذا كان لابد من تحميل 547

العنوان المطلوب أو لا فى زوج المسجلات H-L، فعلى سبيل المثال نجد أن الأمر: MON A, M يتم فيه نسخ محتويات موقع الذاكرة (والمُخزن عنوان هذا الموقع فى زوج المسجلات H-L كمؤشر وج المسجلات H-L كمؤشر لموقع الذاكرة، وكما هو مبين فى شكل (9-11)، وبالمثل نجد أن الأمر:

MON M, B ينسخ محتويات المسجل B إلى موقع الذاكرة المشار إلى موقعها بواسطة زوج المسجلات H-L.

#### i Move Immediate Instructions (MVI) أو امر الحركة الفورية

وتختص بنقل بايت بيانات معينة بداخل الأمر نفسه إلى المسجل أو موقع ذاكرة (والمُخزن عنوان هذا الموقع في زوج المسجلات (H-L)، فمثلا الأمر:

MVI C, 02H ينقل بايت البيان O2H إلى المسجل C، بينما الأمر:

MVI M, 3AH ينقل بايت البيان 3AH إلى موقع الذاكرة والمشار إليه بواسطة زوج المسجلات H-L.

وتكون البيانات نفسها بطول 2 بايت، مما يتطلب موقعين فى الذاكرة لتخزينهما، حيث يخص البايت الأول شفرة عملية Op code والذى يُخزن فى موقع الذاكرة الأول، متبوعاً بالبايت المناظر للبيان الذى يحتوية الأمر.

#### أو امر التحميل الفورى الممتد (Load Extended Immediate (LXI) :

تستخدم هذه المجموعة من الأوامر لنقل عدد مكون من 16 بت (والمحدد في الأمر على شكل 2 بايت) إلى زوج مسجلات محدد ، فعلى سبيل المثال، الأمر:

LXI H, 23A7H معناه القيام بتحميل العدد 0010 0011 في المسجل H، بينما يتم تحميل العدد 10100111 في المسجل LXI H, وتكون هذه الأوامر بطول 3 بايت مما يتطلب 3 مواقع في الذاكرة لتخزينها، حيث يخص البايت الأول شفرة عملية Op والذي يُخزن في موقع الذاكرة الأول، متبوعاً بالبايتين المناظرين للبيان، وحيث يتم تخزينها في الذاكرة في 3 مواقع متتالية ، وكما هو موضح في شكل (9-21).

(1)(T)(1) T)

البايت الأول (0010000 شفرة عماية (LXI H)

البايت الثاني الثاني المناني بيان بايت الدرجة السفلي (A7)

البايت الثالث الثالث المرجة العليا (23)

شكل (9-12) بايتات الأمر LXI H, 23A7H

## د (2-9) مثال

اكتب برنامج لنقل بايت واحد من البيانات من موقع الذاكرة ط0010 إلى موقع الذاكرة 1000H.

#### الحل:

التعليق	الأمر
تحميل زوج المسجلات H-L بموقع الذاكرة 0010H	LXI H, 0010H
نقل محتويات موقع الذاكرة المشار إلية بواسطة زوج المسجلات H-L إلى المسجل (المركم) A .	MOV A, M
تحميل زوج المسجلات H-L بموقع الذاكرة 1000H	LXI H, 1000H
نقل محتويات المسجل ( المركم ) A إلى موقع الذاكرة المشار إلية بواسطة زوج المسجلات H-L .	MOV M, A

ونلاحظ هنا أنه لايوجد أمر لنقل المحتويات مباشرة من موقع ذاكرة إلى موقع آخر، حيث يتم النقل فقط من خلال أحد مسجلات المعالج.

## التحميل/التخزين المباشر للمركم Load/Store Accumulator Direct :

حيث يمكن التحميل المباشر للمركم (LDA) Load Accumulator Direct بالبايت المُخزن في موقع الذاكرة والمحدد عنوانه في الأمر، وبالمثل يمكن تخزين محتويات المركم (Store Accumulator Direct (STA) في موقع الذاكرة والمحدد عنوانه في الأمر، ومن هنا نجد أننا أمام أو امر بطول 3-بايت، حيث يخص البايت الأول شفرة عملية

أساسيات إلهعالجات الدقيقة

Op code، ويخص الثاني بايت الدرجة السفلي للعنوان، بينما يخص الثاني بايت الدرجة العليا للعنوان.

ومن هنا يمكن إعادة كتابة برنامج المثال (9-2) على النحو التالي:

التعليق	الأمر
تحميل المركم بمحتويات موقع الذاكرة 0010H	LDA 0010H
تخزين محتويات المُراكِم في موقع الذاكرة 0010H	STA 1000H

#### التحميل/التخزين المباشر للمسجلين H ، و L :

فالأمر (Load H, L Direct (LHLD) ( أو التحميل المباشر للمسجلين H، و L)، يعني تحميل محتويات الذاكرة المحدد عنوانها في البايت الثاني والبايت الثالث من الأمر في المسجل L، وتحميل البايت الموجود في موقع الذاكرة التالي في المسجل H، أما الأمر (Store H, L Direct (SHLD) (أو التخزين المباشر للمسجلين H، وL)، فهو يعنى العملية العكسية، بمعنى نقل محتويات المسجل L إلى موقع الذاكرة المحدد عنوانها فى البايت الثانى والبايت الثالث من الأمر، ونقل محتويات المسجل H إلى موقع الذاكرة التالي.

فمثلا، الأمر: LHLD 0A22H يعنى نقل محتويات موقع الذاكرة رقم 0A22H إلى المسجل L، ونقل نقل محتويات موقع الذاكرة التالي، أي رقم 0A23H إلى المسجل H، وكما هو موضح في شكل (9-13)

	•	المحتويات	أرقام مواقع الذاكرات
		*	0A21
00100100	⊢ المسجل لـ	24H	0A22
1110011	← المسجل H	73H	0A23
• •			0A24
-			0A25

شكل (9-13) توضيح عملية للأمر LHLD

وبالمثل يمكن توضيح عملية للأمر SHLD في شكل (9-14) .

## أرقام مواقع الذاكرات المحتويات

23B1

الفصل الناسع

23B2

ل- المسجل → 01110011 23B3

H− المسجل → 00100100 A5H 23B4

23B5

### شكل (9-14) توضيح عملية للأمر SHLD 23B3H

## التحميل/التخزين الغير مباشر للمركم Load/Store Accumulator Indirect :

يعبر الأمر LDAX B عن تحميل المركم بمحتويات الموقع الموجود عنوانه في زوج المسجلين B-C، وبالمثل يعبر الأمر LDAX D عن تحميل المركم بمحتويات الموقع الموجود عنوانه في زوج المسجلين D-E.

أما الأمرين STAX B و STAX D فيعبران عن تخزين محتويات المركم في موقعي الذاكرة المشار إلى عنوانهما في كل من زوجي المسجلين B-C و D-E على الترتيب.

وكل من هذه الأوامر الأربعة عبارة عن أمر ببايت مفرد.

## مثال (9-3) :

إشرح البرنامج التالى:

B, 2475H LXI

LXI D, 3794H

LDAX

MOV L, A

LDAX D

STAX B

MOV A, L

STAX D

الحل:

الجدول التالي يوضح العملية التي يتم تأديتها لجميع هذه الأوامر .

العملية	الأمر
تحميل زوج المسجلين B-C بالمحتويات 2475H	LXI B, 2475H
تحميل زوج المسجلين D-E بالمحتويات 3794H	LXI D, 3794H
تحميل المركم A بمحتويات موقع الذاكرة المشار إليه بواسطة زوج المسجلين B-C (2475H)	LDAX B
تحريك محتويات A إلى المسجل L	MOV L, A
تحميل المركم A بمحتويات موقع الذاكرة المشار اليه بواسطة زوج المسجلين D-E (3794H)	LDAX D
تخزين محتويات المركم A في موقع الذاكرة المشار إليه بواسطة زوج المسجلين B-C (2475H)	STAX B
تحريك محتويات المسجل L إلى المركم A	MOV A, L
تخزين محتويات المركم A في موقع الذاكرة المشار إليه بواسطة زوج المسجلين D-E	STAX D

وباختصار، يقوم هذا البرنامج بتخزين العنوانين 2475H و3794H الموقعي ذاكرة في كل من زوجي المسجلين B-C على الترتيب، ثم عمل تغييرات في محتويات هذه المواقع.

#### أمر "إستبدال" Exchange Instruction

هذا الأمر XCHG – وهو أمر ببايت مفرد – ويعنى إستبدال محتويات أزواج المسجلات L-E، و D-E.

\* و لاتتأثر القلابات الخمسة الخاصة بالعلامات بمجموعة أوامر نقل البيانات.

\* ويبين جدول (9-7) جميع الأوامر الخاصة بمجموعة أوامر نقل البياتات بدلالة الأسماء التذكيرية، والمعاملات، وشفرة العملية Op code .

## 2- مجموعة اوامر الحساب Arithmetic Group Instruction - 2

## أوامر الإضافة Add Instructions:

وتستخدم لإضافة محتويات مسجل محدد أو محتويات موقع ذاكرة أو بايت البيان في الأمر نفسه، إلى محتويات المُراكِم، ويتم تخزين الناتج في المُراكِم.

وفى حالة وجود محمول فى ناتج الجمع، تتهيأ إشارة المحمول (CY = 1)، وغير ذلك تكون محررة، كما تتأثر العلامات الأخرى وهذا يكون متوقفاً على ناتج الجمع.

وفى حالة وجود أحد المعاملات فى الذاكرة، يكون محتويات زوجى المسجلات H-L هو عنوان الذاكرة، اما أوامر الجمع فهى:

. r أضف محتويات المسجل ADD r

ADD M : أضف محتويات موقع الذاكرة (العنوان في زوجي المسجلات H-L).

ADI data : أضف بايت البيان في الأمر نفسه.

كما توجد مجموعة أخرى من أوامر الجمع ، وفيها يضاف البت المحمول (CY) بالإضافة إلى محتويات المسجل المحدد، أو محتويات موقع الذاكرة، أو بايت البيان في الأمر نفسه، وهي :

ADC r : أضف محتويات المسجل r بالمحمول .

ADC M : أضف محتويات موقع الذاكرة بالمحمول .

ACI data : أضف بايت البيان في الأمر نفسه بالمحمول .

-	الأمر			الأمر		الأمر		
شفرة	المعامل	المســـ	شفرة	المعامل	المسمى	شفرة	المعامل	المس
Op(H)		می	Op(H)			Op(H)		-می
77	M,A	MOV	53	D,E	MOV	7F	A,A	MOV
70	М,В		54	D,H		78	A,B	
71	M,C		55	D,L		79	A,C	
72	M,D		56	D,M	·	7A	A,D	
73	M,E		5F	E,A		7B	A,E	
74	М,Н		58	E,B		7C	A,H	·
75	M,L		59	E,C		7D	A,L	
3E	A,byte	MVI	5A:	E,D		7E	A,M	
06	B,byte		5B	E,E	* .	47	В,А	
0E ·	C,byte		5C	E,H		40	В,В	
16	D,byte		5D	E,L		41	В,С	
1E	E,byte		5E	E,M		42	B,D	
26	H,byte		67	H,A		43	B,E	
2E	L,byte		60	Н,В		44	В,Н	
36	Mbyte	,	61	н,с		45	B,L	
01	B,16- bit	LXI	62	H,D		46	В,М	
11	D,16- bit		63	H,E		4F	C,A	
21	H,16- bit		64	н,н		48	С,В	
31	SP,16- bit		65	H,L		49	C,C	

جدول (9-7)

3A	16-bit addr	LDA	66	н,м	4A	C,D	
32	16-bit addr	STA	6F	L,A	4B	C,E	
2A	16-bit addr	LHLD	68	L,B	4C	C,H	
22	16-bit addr	SHLD	69	L,C	4D .	C,L	
0A	В	LDAX	6A	L,D	4E	C,M	
1A	D		6B	L,E	57	D,A	
02	В	STAX	6C	L,H	50	D,B	
12	D		6D	L,L	51	D,C	
EB		XCHG	6E	L,M	 52	D,D	

# مثال (4-9) :

الفصل الناسع

بفرض أن محتويات المركم: 2EH، ومحتويات المسجل 6CH: C فيقوم الأمر " ADD C بإجراء عملية الجمع كالتالى:

2EH = 00101110

6CH = 01101100

9AH = 01101010

ويبين الجدول التالي محتويات المركم A والمسجل C والعلامات التي تتلازم مع عملية تنفيذ الأمر ADD C .

#### ملاحظات المحتويات المسجل/ بعد الأمر ADD C قبل الأمر ADD C العلامة نتيجة الجمع 00101110 10011010 Α C لاتغيير 01101100 01101100 0 لايوجد محمول Don't Care CY بت التاثير الأعلى للنتيجة 1 Don't Care S نتيجة غير صفر 0 Don't Care Ζ ندية زوجية 1 Don't Care Ρ محمول ناتج من البت 3 1 Don't Care AC

## مثال (9-5) :

بفرض أن المركم يحتوى على: 14H، وأن بت المحمول مُهيأ (CY= 1)، فيكون تأثير الأمر: ACI 42H (ومعنى الأمر هنا هو: إضافة بايت البيان 42H مع المحمول مع محتوى المركم 14H) كالتالى:

A 14H = 00010100 42H = 01000010 بايت البيان (CY) المحمول

57H = 01010111

وفي نهاية الأمر ACI 42H، تصبح محتويات المركم: 57H ، كما تتحرر علامة الناقل (CY= 0) كما تتأثر العلامات الأخرى.

#### أوامر الطرح Subtract Instructions:

وتستخدم لطرح محتويات مسجل محدد، أو محتويات موقع ذاكرة، أو بايت البيان في الأمر نفسه، من محتويات المركم، ويتم تخزين الناتج في المركم.

وإذا كانت النتيجة سالبة، فسوف تتهيأ إشارة محمول (CY=1) والذي يبين أن خارج الطرح يكون على شكل مكمل الإثنين، وفي الحقيقة يتم تنفيذ عملية الطرح بإضافة مكمل الإثنين للمطروح إلى المطروح منه، كما تتأثُّر العلامات الأخرى.

أما أوامر الطرح فهي:

SUB r : إطرح محتويات المسجل r من المركم.

SUB M : إطرح محتويات موقع الذاكرة (العنوان في زوجي المسجلات H مع L) من المركم.

SUI data : إطرح بايت البيان من المركم.

## مثال (9-6) :

بإعتبار الأمر SUB M، وبفرض أن محتويات كل من موقع الذاكرة، والمسجلات، والعلامات كالتالي:

المركم : 3EH .

المسجل H: HOO .

المسجل TCH : L .

محتويات موقع الذاكرة (007CH): 9FH.

CY = 0

Z = 0

AC = 1

SBB r : إطرح محتويات المسجل r بالمحمول.

SBB M : إطرح محتويات موقع الذاكرة بالمحمول.

SBI data : إطرح بايت البيان في الأمر نفسه بالمحمول.

وتتأثر كل العلامات بنفس الطريقة التي تم شرحها مسبقاً في عملية الطرح العادية.

## مثال (7-9) :

المركم

في المثال السابق، إذا كان: 1 = CY ومطلوب تنفيذ الأمر SBB M، فسوف تتم عملية الطرح كالتالى:

3EH = 0011 1110

طرح محمول

0011 1101

محتويات موقع الذاكرة (بمكمل الإثنين) 0110 0001 = 9FH

وحيث أن عملية الإضافة لم تنتج محمول، وإشارة الإستعارة مهيأة (CY=1)، وتتبع تتفيذ هذا الأمر يبين نتيجة سالبة، كما يمكن بسهولة قيود العلامات الأخرى.

## أو امر الزيادة والنقصان التدريجية Increment/Decrement Instructions :

تقوم أوامر الزيادة التدريجية بزيادة محتويات مسجل محدد أو محتويات موقع ذاكرة بمقدار 1، كما تقوم أو امر النقصان التدريجي بتقليل المحتويات بمقدار 1، وتترك نتائج الزيادة أو النقصان في نفس المسجل، أو في نفس موقع الذاكرة.

وتؤثر هذه الأوامر على كل الإشارات عدا علامة المحمول حيث يتم حمايتها بواسطة هذه الأوامر، وتشمل مجموعة أوامر الزيادة والنقصان مايلى:

وتكون عملية الطرح المُنفِذة للأمر SUB M كالتالى:

3EH = 0011111

محتويات موقع الذاكرة (بمكمل الإثنين) 9FH = 01100001

9 FH = 10011111

و لاتتأثر محتويات كل من موقع الذاكرة، وكذلك المسجلين H، و L بهذه الأمر، وتصبح محتويات المركم: 100111111، بينما تصبح قيود العلامات كالتالى:

CY = 1 ، مما يبين أن النتيجة سالبة .

S = 1 ، ويبين أن بت التأثير الأعلى هو 1 .

P = 1 ، يبين ندية زوجية .

الفصل التاسع

المُراكِم

. z = 0 ، يبين أن النتيجة ليست مساوية للصفر

. يبين غياب المحمول المساعد . AC = 0

وحيث أن محمول العلامة مهيأ ومبينا نتيجة سالبة، كما تكون محتويات المركم على شكل مكمل الإثنين، ومن هنا تكون النتيجة الحقيقية: 61H -.

يجب ملاحظة أن تهيئة علامة المحمول في عملية الطرح، فهذه العلامة خلال عملية الطرح تسمى في الحقيقة "علامة إستعارة" Borrow flag، وإذا لم يتسبب إضافة مكمل الإثنين للمطروح في إنتاج خرج محمول نهائى فسوف تتهيأ علامة المحمول (CY=1)، بينما في حالة إنتاج المحمول، فسوف تتحرر علامة المحمول

كما توجد مجموعة أخرى من أوامر الطرح تطرح محتويات موقع الذاكرة، ومحتويات المسجل، أو بايت البيان في الأمر نفسه، ويتم إستعارة علامة إستعارة (CY) من محتويات المركم، ويتم تخزين النتيجة في المركم، وتشمل هذه الأوامر مايلى:

الفصل الناسع

INR r : زيادة محتويات المسجل r بمقدار 1.

INR M : زيادة محتويات موقع الذاكرة (العنوان في زوجي المسجلات H-L) بمقدار 1.

أساسيات إلهمالجات إلدقيقة

DCR r : نقصان محتويات المسجل r بمقدار 1

DCR M : نقصان محتويات موقع الذاكرة بمقدار 1.

## أوامر الزيادة والنقصان التدريجية لزوج المسجلات :

يقوم الأمر INX rp بإضافة 1 لمحتويات زوج مسجلات محدد rp، بينما يقوم الأمر DCX rp بإنقاص محتويات زوج المسجلات rp بمقدار 1، حيث يمكن تطبيق هذا الأمر على أى زوج مسجلات (B ، و D ، و H)، والمسجل SP أيضاً.

وحيث أن هذه الأوامر لاتؤثر على قيود العلامات، فيمكن إستخدامها في تعديل العنوان في أي تتابع أو امر.

## إضافة المسجلات الزوجية :

الفصل التاسع

يقوم الأمر DAD rp بإضافة محتويات زوج مسجلات محدد r p إلى زوج المسجلات H-L، وتختزن النتيجة (16-بت) في زوج المسجلات H-L، ويتم تهيئة علامة المحمول في حالة خروج ناقل نتيجة لإضافة 16-بت، والتتأثر أية علامات أخرى نتيجة هذه الأوامر.

## أمر الضبط العشري للمركم Decimal Adjust Accumulator Instruction

يستخدم الأمر DAA عند إضافة أعداد عشرية، فعند إضافة الأعداد العشرية فربما يكون الناتج بالشفرة BCD غير صحيحة أو غير قانونية، ويعمل هذا الأمر كالتالي:

1- إذا كانت بتات التأثير الأدنى الأربعة الناتجة في المركم غير قانونية بالشفرة BCD (بمعنى أنها أكبر من 9)، أو تكون علامة المحمول المساعد مهيأة = AC) (1، فعندئذ يتم إضافة 0110 إلى المركم .

2- إذا كانت بتات التأثير الأعلى الأربعة الناتجة في المركم غير قانونية بالشفرة BCD (بمعنى أنها أكبر من 9)، أو تكون علامة المحمول مهيأة (CY = 1)، فعندئذ يتم إضافة 0000 0110 إلى المركم.

ويعد هذا الأمر هو الوحيد الذي يتطلب فيه إستخدام علامة المحمول المساعد، وتتاثر جميع العلامات بهذا الأمر.

\* ويبين جدول (9-8) جميع الأوامر الخاصة بمجموعة الأوامر بدلالة الأسماء التذكيرية، والمعاملات، وشفرة العملية Op code.

# 3- مجموعة اوامر المنطق Logic Group Instruction :

## أوامر المنطق:

تستخدم هذه الأوامر في تتفيذ عمليات المنطق AND ، و OR ، و EX-OR ، وأيضاً عمليات المقارنة Comparison operations، وتستخدم قاعدة البت مع البت bit-by-bit في هذه العملية بين بتات المسجل المحدد وبتات موقع الذاكرة وأيضا بايت البيان في الأمر نفسه مع بتات المركم المناظرة. وتتأثر جميع العلامات، ولكن يعتمد تهيئة كل من علامة المحمول وعلامة المحمول المساعد على العملية التي يتم تأديتها علاوة على نتائج هذه العملية، وهو مايظهر في جدول (9-9).

وفي حالة أمر المقارنة يتم طرح محتويات المسجل المحدد، وموقع الذاكرة وبايت البيان في الأمرنفسه من محتويات المركم، وهنا لاتتغير محتويات المركم، بينما تظهر نتيجة المقارنة بعلامات الصفر والمحمول، حيث تتهيأ علامة الصفر (CY = 1) إذا كان كلا العددان متساويين، بينما تتهيأ علامة المحمول (CY = 1) إذا كانت محتويات المركم أقل من البايت الذي يتم مقارنته، أما العلامات الأخرى فتتأثر بنفس الطريقة كالحادثة في عمليات الطرح.

# جدول (9-10)

تهيئة العلامات	الأوامر	العملية
	ANA r	AND
CY = 0, $AC = 1$	ANA M	•
	ANI byte	
	XRA r	EX-OR
CY = 0, $AC = 0$	XRA M	
CY = 0, $AC = 0$	XRI byte	٠.
	ORA r	
CY = 0, $AC = 0$	ORA M	OR
C1 = 0 , AC = 0	ORI byte	
Z=1 إذا كان (A) =	CMP r	
بایت	CMP M	مقار نـة
	CPI byte	<u>-</u> j
Z=1 إذا كان (A) < بايت		

# مثال (9-8) :

بفرض أن: AAH هي محتويات المركم، وأن: OFH هي محتويات المسجل B، وبفرض الإعدادات التالية:

. AC = 0 و 
$$P = 1$$
 و  $S = 1$  و  $CY = 1$ 

فإوجد محتويات المركم، والمسجل B، وإعدادات العلامات التي تتبع تنفيذ كل من الأوامر التالية:

- ANA B
- XRA B
- ORA B
- CMP B

إساسيائ إلهمالجائه إلدقيقة

جدول (9-8)

	الأمر		ر	الأم	-	مر	الأمر		
المس مي	المعامل	شفرة Op	المسدمي	المعامل	شفرة Op	المسد مي	المعامل	شفرة Op	
ADD	Α	87	SBB	Α	9F	INX	В	03	
	В	80		В	98		D	13	
	С	81	4	С	99		Н	23	
	D	82		D	9A		SP	33	
	E	83		E ·	9B	DCX	В	0B	
	Н	84	•	Н	9C		D	1B	
	L	85		L	9D		Н	2B	
	M	86	- 1	М	9E		SP	3B	
ADC	Α	8F	INR	Α	3C	DAD	В	09	
	В	88		В	04		D	19	
	С	89		С	0C		Н	29	
	D	8A		D	14		SP	39	
	E	8B		E	1C	ADI	Byte	C6	
	Н	8C		Н	24	ACI	Byte	CE	
	· L	8D		L	2C	SUI	Byte	D6	
	М	8E		М	34	SBI	Byte	DE	
SUB	Α	97	DCR	Α	3D	DAA		. 27	
	В	90		В	5D				
	C ·	91		С	0D				
	D	92		D	15	,	-		
	E	93		Е	1D				
	Н	94		Η.	25			1	
	. L .	95		L .	2D	,		1	
	М	96		M ·	35				

الفضل التاسع

يتم تجميع المطلوب من هذا المثال في جدول (9-10) التالي.

جدول (9-10)

	العلامات				سجلات	محتويات المسجلات		
CY	AC	Z	S	P	A	В		
0	1	0	0	1	00001010	00001111	ANA B	
0	0	0	1	1	10100101	00001111	XRA B	
0	0	0	1	1	10101111	00001111	ORA B	
0	0	0	1	0	10101010	00001111	CMP B	

في أمر المقارنة يلاحظ أن محتويات المركم لاتتغير ومتتبعاً تتفيذ أمر СМР، كما نجد أن محتويات المسجل B تكون أقل من محتويات المركم A، فيكون: • (Z = 0) • (CY = 0)

#### أو امر الدوران Rotate Instructions :

وتسمى أيضاً أوامر الإزاحة Shift Instructions، وتخضع لإختلافين يتوقفان على طريقة إستخدام بت المحمول، والايسمح للمعاملات في هذه الأوامر كما أن العلامة الوحيدة المتأثرة هي علامة المحمول التي تتبع تنفيذ الأمر، وهذه الأوامر هي:

- دوران يسار المركم (RLA) Rotate Accumulator Left - دوران يسار

فهذا الدوران يهيأ علامة البت لتكون مساوية لبت التأثير الأعلى MSB للمركم، ثم تدور محتويات المركم لليسار بمقدار بت وذلك بإنتقال بتات التأثير الأعلى إلى مواقع بتات التأثير الأدنى كما هو موضح في شكل (a-15-9) .


- دوران يمين المركم (RRA) Rotate Accumulator Right - دوران يمين

فهذا الدوران يهيأ علامة البت ليكون مساوياً لبت التأثير الأدنى LSB للمركم، ثم تدور محتويات المركم لليمين بمقدار بت وذلك بإنتقال بتات التأثير الأدنى إلى مواقع بتات التأثير الأعلى كما هو موضح في شكل  $(b-15-9) \cdot (b-15-9)$ 

الفصل الناسع

- دوران يسار خلال المحمول (RAL) Rotate Left through Carry

وفيه تدور محتويات المركم وعلامة المحمول بمقدار موقع بت إلى اليسار، حيث تتنقل علامة المحمول إلى بت التأثير الأدنى LSB كما يتم تهيئته ببت التأثير الأعلى MSB، كما هو موضح في شكل (c-15-9).



شكل (9-15) أو امر التعاقب

- دوران يمين خلال المحمول (RAR) Rotate Right through Carry:

وفيه تدور محتويات المراكم وعلامة المحمول بمقدار موقع بت إلى اليمين، حيث تتنقل علامة المحمول إلى بت التأثير الأعلى MSB كما يتم تهيئته ببت التأثير الأدنى LSB، كما هو موضح في شكل (9-15-d).

#### أوامر خاصة:

يقوم الأمر CMA بتكملة، أو عكس كل بت في المركم، ولاتتأثر العلامات، ويقوم الأمر STC بتهيئة علامة المحمول إلى 1 (CY = 1)، كما أن الأمر CMC يكمل علامة المحمول، والتتأثر بقية العلامات بهذا النوع من الأوامر.

ساسياك إلهعالجاك إلدقيقة

الفصل التاسع

جدول (9-11)

	الأمر		الأمر			
المسمى	المعامل	شفرة Op	المسمى	المعامل	شفرة Op	
ANA	Α	A7	СМР	Α	BF	
	В	A0		В	B8	
	С	- A1		С	В9	
* *	D	A2		D	BA	
	Е	А3		E	BB	
	Н	A4		Н	ВС	
	L L	A5		L	BD	
•	М	A6		М	BE	
XRA	Α	AF	ANI	byte	- E6	
	В	A8	XRI	byte	EE	
	С	A9	ORI	byte	F6	
	D	AA	CPI	byte	FE	
	E	AB	RLC		07	
	Н	AC	RRC		0F	
	L	AD	RAL	~ .	17	
	М	AE	RAR		1F	
ORA	Α	В7	CMA		2F	
	В	В0	STC		37	
	C.	B1	CMC		3F	
	D	B2				
	E	В3				
	Н	B4				
	L	B5	na i i i			
	М	B6				

\* ويبين جدول (9-11) جميع الأوامر الخاصة بمجموعة أوامر المنطق بدلالة الأسماء التذكيرية، والمعاملات، وشفرة العملية Op code.

# : Branch-Group Instructions مجموعة أوامر التفرع

تعمل هذه الأوامر على تغيير التعاقب للبرنامج المنفذ ، وكما تم مناقشته من قبل ان المعالج الدقيق يقوم بإستحضار الأوامر من مواقع متجاورة للذاكرة، كما أن عنوان البايت التالى المطلوب إستحضاره من الذاكره يكون في عداد البرنامج PC، والذي يزداد 1 أتوماتيكيا مع كل إستحضار لبايت من الذاكرة، ويمكن تغيير هذا التتابع في إستحضار البايتات من الذاكرة بتغيير محتويات عداد البرنامج، ولهذا الغرض جاءت تلك الأوامر التالية: الوثب والإستدعاء والرجوع والبدء من جديد وتحويل محتويات عداد البرنامج.

ويمكن أن تكون الأوامر الثلاثة الأولى مشروطة أو تكون غير مشروطة، فإذا كانت مشروطة فلن يتم تنفيذ العملية إلا بتحقيق الشرط المحدد لتنفيذها، ويمكن أن تكون تلك الشروط المحددة كالآتى:

NZ ، أي غير صفر (Z = 0)

Z ، أي صفر (Z = 1)

NC = 0) أي لا محمول NC = 0)

(C=1) ) acoust C

PO، أى تطابق فردى (P = 0)

PE ، أى تطابق زوجي (P = 1)

P ، أي زائد (S = 0)

(S = 1) ، أي ناقص M

ولاتتأثر العلامات بهذه المجموعة من الأوامر.

#### أوامر الوتب Jump Instructions :

هى أوامر ذات 3-بايت، يحتوى البايت الأول من على شفرة العملية Op، بينما الثانى والثالث يحتويان على عنوان بـ 16-بت، ويمثل البايت الثانى بايت العنوان الأقل ، بينما يمثل البايت الثالث بايت العنوان الأعلى.

#### الحل:

يكون البرنامج المطلوب كالآتى:

.... LXI D, 0100H .... تحميل زوج المسجلات D-E بالعنوان D-E ....

LXI H, A200H ... تحميل زوج المسجلات H-L بالعنوان A200H .

. 10 مبالعدد العشر ي 10 ..... MVI C,OAH

#### الحلقة Loop :

...... LDAX D المركم بمحتويات زوج المسجلات D-E .

STAX H ...... تخزين المركم .

INX H ..... إز دياد بمقدار 1 لزوج المسجلات D-E .

INX H ..... إز دياد بمقدار 1 لزوج المسجلات H-L .

DCR C ..... انقاص بمقدار 1 من المسجل C .

JNZ LOOP ..... وثب للحلقة ، إذا لم تتهيأ علامة الصفر .

وفي البرنامج السابق، تم استخدام المسجل C كعداد، كما تم فرض أن الكلمة LOOP هي العنوان الذي يبدأ عنده يتم تخزين الأمر LDAX D، ويقوم الأمر JNZ باختبار علامة الصفر، وطالما لم يتم تهيئة هذه العلامة، فيتم إنتقال التحكم إلى العنو ان LOOP.

#### أو امر الإستدعاء Call Instructions :

يستخدم أمر الإستدعاء للوتب إلى بداية عنوان لبرنامج جانبي Subroutine، والبرنامج الجانبي ماهو إلا برنامج صغير يقوم بأداء عمل ما، كضرب عددين على سبيل المثال، فإذا كان مطلوباً في برنامج ما القيام بضرب رقمين محددين عدد من المرات، فيتم تخزين تعاقب الأوامر الخاصة بتأدية عملية الضرب هذه في الذاكرة ثم استدعائها عند الإحتياج إليها. - وعند تتفيذ أمر وثب (غير مشروط)، والأمر كما ذكرنا هو أمر عنوانJMP addr يتم تحميل هذا العنوان في عداد البرنامج PC، وعلى هذا ستقوم وحدة المعالج المركزى باستحضار الأمر التالي من الذاكرة عند هذا العنوان الجديد، وعندئذ سيستمر المعالج في تتفيذ الأوامر بالتتابع إعتباراً من هذا العنوان، ويتسبب هذا الأمر في مُضي البرنامج في حلقة مستمرة، ويكون JMP هو آخر أمر في البرنامج، كما يتم تحميل بايتات عنوان الأمر مع بداية العنوان في البرنامج، وكلما وصل المعالج لهذا الأمر، يقوم بتهيئة عداد البرنامج لعنوان البداية، وعندئذ يبدأ البرنامج بالعمل مرة ثانية من نقطة البداية.

إساسيائ إلهعالجائ إلدقيقة

أما أو امر الوثب المشروطة (مثل أمر ١٥ أي يتم الوثب في وجود محمول)، فيتم تحميل عداد البرنامج ببايتات العنوان المحددة في الأمر نفسه إذا تحقق الشرط: CY = 1، وإلا فسيستمر تنفيذ الأوامر بالتتابع المعتاد، ويمكن استخدام اوامر الوثب المشروطة للإحتفاظ في مُضي برنامج ما في حلقة مغلقة لحين إنتهاء الشرط الذي تم تحديده، والآتي بعد يوضح بعض أوامر الوثب المشروطة.

> JNZ : وثب إذا لم تتهيأ علامة الصفر (Z = 0)

: وثب إذا تهيأت علامة الصفر ( Z = 1 )

JNC : وثب إذا لم تتهيأ علامة المحمول (CY = 0)

JC : وثب إذا تهيأت علامة المحمول (CY = 1)

JPO : وثب إذا كانت نديات البايت فر دية (P=0)

JPE : وثب إذا كانت نديات البايت زوجية

JP : وثب إذا لم تتهيأ إشارة العلامة (S = 0)

JM : وثب إذا تهيأت إشارة العلامة (P=1)

## مثال (9-9) :

مطلوب كتابة برنامج لنقل بيان من 10 بايت من منطقة الأخرى في الذاكرة، بفرض أن هذه البايتات موجودة في مواقع متجاورة في الذاكرة تبدأ من العنوان  $_{16}$ (0100)، ومطلوب نقلها لتبدأ من العنوان  $_{16}$ (A200).

ويحتوى أمر الإستدعاء على عنوان بدء البرنامج الجانبي في البايت الثاني والثالث للأمر، وعند تنفيذ امر الإستدعاء، يتم تحميل عداد البرنامج بالعنوان المحدد في الأمر، كما يتم العودة إلى تتفيذ البرنامج الرئيسي بنهاية تنفيذ البرنامج الجانبي باستخدام الأمر RET، ويمكن عمل هذا بحفظ محتويات عداد البرنامج في قسم خاص في ذاكرة القراءة والكتابة RAM خلال تتفيذ أمر الإستدعاء.

أساسيائ إلهعالجائ إلدقيقة

ويمكن أن يكون أمر الإستدعاء مشروطاً، وفي هذه الحالة يثب التنفيذ إلى العنوان المحدد في الأمر فقط إذا تحقق الشرط المحدد، والآتي بعد يوضح بعض أوامر الإستدعاء المشروطة.

(Z=0)	علامة الصفر	إذا لم تتهيأ	: إستدعاء	CNZ
-------	-------------	--------------	-----------	-----

## أو امر العودة Return Instructions :

في نهاية البرنامج الجانبي، يقوم أمر العودة بنقل تنفيذ البرنامج للأمر التالي لأمر الإستدعاء في تتابع البرنامج الرئيسي، ولايحتوى أمر العودة على العنوان، ويتم تحميل عداد البرنامج ببايتين القمة للـ Stack الذي يتبع تنفيذ هذا الأمر، وهنا سيستمر تتابع البرنامج الرئيسي.

وكما ذكرنا أن أمر العودة يمكن أن يكون مشروطًا، أو غير مشروط، والآتي بعد يوضح بعض أوامر الإستدعاء المشروطة.

Al crimmi		عل إلناسع
(Z = 0)	: عودة إذا لم تتهيأ علامة الصفر	RNZ
(Z = 1)	: عودة إذا تهيأت علامة الصفر	RZ
(CY = 0)	: عودة إذا لم تتهيأ علامة المحمول	RNC
( CY = 1 )	: عودة إذا لم تهيأت علامة المحمول	RC
(P=0)	: عودة إذا كانت نديات البايت فردية	RPO
(P=1)	: عودة إذا كانت نديات البايت زوجية	RPE
(S = 0)	: عودة إذا لم تتهيأ إشارة العلامة	RP
(P=1)	: عودة إذا تهيأت إشارة العلامة	RM
	: Restart Instruction بدء من جدید	أمر ال

العنوان المنتقل إليه التحكم	الأمر
0000H	RST 0
0008H	RST 1
0010H	RST 2
0018H	RST 3
0020H	RST 4
0028H	RST 5
0030H	RST 6
0038H	RST 7

هو امر إستدعاء خاص (RST n) مصمم أساساً للإستخدام مع الإعتراض، فيقوم هذا الأمر بتقديم أو دفع Push محتويات عداد البرنامج إلى التكديس Stack للتزود بعنوان عودة، ثم الوثب إلى أحد ثمانية عناوين، والآتي يوضح أوامر البدء من جديد والعناوين المناظرة التي ينتقل إليها التحكم لأداء التنفيذ اللاحق.

#### أمر تحريك محتويات H-L إلى عداد البرنامج PCHL Instruction:

يقوم هذا الأمر بتحريك محتويات زوج المسجلات H-L إلى عداد البرنامج، وبتتفيذ هذا الأمر يقفز تتفيذ البرنامج إلى العنوان المُخزن في زوج المسجلات

#### \* وفي نهاية الفصل يمكننا القول:

بأن قد تم التقديم والحديث عن المعالجات الدقيقة بطريقة تجعل المبتدئين يتفهمون المفاهيم الأساسية للمعالجات الدقيقة ، ومنذ تقديم أول معالج دقيق عام 1971 ، حدثت التطورات الهائلة في المعالجات والتي أصبحت متاحة تجاريا ، وعلى الرغم من الإختلافات القليلة أو الكثيرة في قواعد التشغيل فيما بينها ، إلا أنها تختلف في تركيباتها البنائية ومجموعات الأوامر التي تخصها ، ولاينصح للمبتدئين في الخوض في تفاصيل كل هذه المعالجات في وقت واحد ، بل عليهم دراسة وفهم واحد من هذه المعالجات بالتفصيل ماأمكن ، وبعد ذلك يمكن تعلم العديد من المعالجات الأخرى بدون صعوبات كثيرة ، من هذا المنطلق تم إختيار المعالج الدقيق إنتل 8085A للدراسة ، وإعطاء فكرة مستغيضة إلى حد ما عنه .

جدول (9-12)

	الأمر			الأمر	
المستمى	المعامل	شفرة Op	المسمى	الأمر المعامل	شفرةOp
JMP	Addr	C3	RET		C <sub>9</sub>
JNZ	Addr	C2	RNZ		C <sub>0</sub>
JZ	Addr	CA	RZ		C <sub>8</sub>
JNZ	Addr	D2	RNC		D <sub>0</sub>
JC	Addr	DA	RC		D <sub>8</sub>
JPO	Addr	E2	RPO		E <sub>0</sub>
JPE	Addr	EA	RPE		E <sub>8</sub>
JP	Addr	F2	RP		F <sub>0</sub>
JM	Addr	FA	RM		F <sub>8</sub>
PCHL		E9			
CALL	Addr	CD	RST	0	C7
CNZ	Addr	· C4	-	1	CF
CZ	Addr	cc		2	D7 <sub>.</sub>
CNC	Addr	D4		3	DF
СС	Addr	DC	·	4	E7
СРО	Addr	E4	. *	5	EF
CPE	Addr	EC		6	F7
СР	Addr	F4		7	FF
СМ	Addr	FC			

<sup>\*</sup> ولاتتأثر العلامات بهذه المجموعة من الأوامر .

<sup>\*</sup> ويبين جدول (9-12) جميع الأوامر الخاصة بهذه المجموعة بدلالة الأسماء التذكيرية ، والمعاملات ، وشفرة العملية Op code.



الغصل التاسع

#### تدريبات

#### تدریب (9-1) :

إحسب حجم مجال عنوان الذاكرة للمعالجات الدقيقة التالية:

عرض ناقل العنوان	عرض ناقل البيان	نوع المعالج
16–بت	8-بت	8080A
16–بت	8 -بت	6800
20–بت	16–بت	8086
16–بت	16–بت	9900
23–بت	16–بت	Z8000

### تدریب (9–2) :

' كم عدد الأوامر المختلفة التي يمكن تحقيقها لمعالج دقيق 8-بت ؟

#### تدريب (9–3) :

إذا كان المطلوب مسح Clear المركم في المعالج الدقيق 8085A ، فإشرح الأوامر الممكن إستخدامها لتنفيذ ذلك .

## تدريب (9-4) :

إكتب البرنامج اللازم لمسح موقع الذاكرة 01AOH في المعالج الدقيق 8085A .

فى هذا الكتاب تمت محاولة لتقديم وتتاول مفهوم التقنيات الرقمية الحديثة والدوائر المتكاملة، كما تم ترتيبه وتنظيمه وتقديمه لدارس ذى مستوى مناسب ويكون على دراية ومعرفة بنظريات الدوائر والإليكترونيات، وهذا الكتاب خطوة متواضعة جداً نحو تقديم أحد الكتب العلمية باللغة العربية.

ولانقول أبداً أن هذا الكتاب هو منتصف أو نهاية المطاف في دراسة الإليكترونيات الرقمية، بل أنه – كما هو واضح من عنوانه – أساسيات في دراسة هذا العلم الكبير الذي يتطور يوماً بعد يوم، وأامل ان يتعلم مستخدم هذا الكتاب الكثير منه.

كما يحتوى الكتاب على عدة تدريبات في نهاية كل فصل لقياس فهم الدارس لمحتويات الفصل، وفي النهاية أقول وبعد تعلم بعض الشئ عن الإليكترونيات الرقمية، لاتتوقف عزيزى عند هذا الحد ولكن يمكنك الإلتحاق ببعض المستويات الأعلى لدراسة هذا العلم وأيضا دراسة الحاسبات والبرمجة، مع أجمل التمنيات بالتوفيق والنجاح.



A

A.C. mains voltage منبع جهد تغذية متردد Access مدخل Access time زمن دخول Accumulator مركم Accuracy دقة Activate اعداد-تنشيط-تجهيز Address عنوان Address bus ناقل العنوان Algorithm Alphanumeric number system نظام الأعداد الهجائي العددي Analog تناظري Analog-to-digital converter محول من تناظري إلى رقمي دائرة تكاملية محددة التطبيقات Application specific IC (ASIC) Architecture تركيب بنائى Arithmetic Logic Unit (ALU) وحدة الحساب والمنطق Asynchronous غير متزامن Asynchronous loading تحميل غير متزامن Barrier capacitance سعة حاجزة Base قاعدة Bidirectional-shift register مسجلات إزاحة ثنائية Binary information معلومات ثنائية Binary number system النظام الثنائي للأعداد Borrow flag علامة استعارة Borrow output خرج استعارة Branch-Group Instructions مجموعة أوامر التفرع Breakdown voltage جهد إنهيار Buffer عازل Bus width عرض الناقل Bypass capacitor مكثف إمرار Call Instruction أمر إستدعاء Central Processor Unit CPU وحدة المعالجة المركزية

	-1			مصصنحات
Ε				
E				
	Electrostatic potential	•		بهد کهروستاتیکی
	Emitter			اعث
	Emitter follower			ابع باعث
	Enabled input			خل التمكين
	Encoder			شفر
	Erasable			ابلة للمسح
	Error			غطأ
	Exchange Instruction			مر "إستبدال"
	Execution			تفيذ
F				
	False data			يانات كاذبة
	Feedback			غذية عكسية
	Fetch			ستحضار
	First-in-first-out (FIFO)	•	أو لا	خرج أولا للداخل
	Fixed-function	•		حدد الوظيفة -
	Flags			علامات
	Forward-bias			نحياز أمامي
	Fraction			بر ی جزء
	Frequency division			.ر مقسم تردد
G			:	3-
u	Cato		•	
	Gate			بو ابـــة
	Grounded			موصل أرضى
H				
•	Handshaking	كترونية	ن الأجهزة الإليا	نظام الاتصال بير
	Hardware			مكونات مادية
	Hexadecimal number system	÷	اسی عشر	نظام الأعداد السد
٠.	High-pass filter			مرشٰح تردد عالے
·	Hogging current			تيار تقوس
	Hysteresis voltage			جهد تخلف
ľ				
	I/O devices			11 12 . 11
	I/O line			أجهزة الدخل والـ • ا الد : ا /الـ
	1/ O III IC		7	خط الدخل/الخر

	Characteristic			خاصية
	Chip			شريحة
	Circulating shift register			مسجل الإزاحة الدائر
	Code			شُفرة – كود
	Collector			مجمع
	Comparator			مقارن
•	Comparison operations			عمليات المقارنة
	Control bus			ناقل التحكم
	Control-state counter			عداد حالة التحكم
	Count sequence			إحصاء متعاقب
	Counter			عداد
	CRT display			مبين أنبوبة أشعة المهبط
	Custom Programmed			البرمجة المخصوصة
	Customize			تحويل الشئ
D				
	Data			بیان
	Data path width			عرض مسار البيانات
	Data selector			منتقى البيانات
٠.	Data transfere			نقل البيانات
	Decimal number system			نظام الأعداد العشرى
	Decoder			كاشف - مفسر شفرة
	Decrement			نقصان تدرجى
	Dedicated address bus			ناقل العنوان المخصص
	Demultiplexer			مُوزع
	Depletion region		•	منطقة إستنفاذ
	Difference amplifier config	guration		تشكيل مكبر الفرق
	Digital			رقمي
	Digital electronics			الإليكترونيات الرقمية
	Digitally controlled switch			مفتاح تحكم رقمي
	Direct memory access			الدخول المباشر إلى الذاكرة
	Dual-slop			الميل المزدوج
	Duration			مدی زمنی
	Duty cycle			دورة العمل
	Dynamic RAM (DRAM)		•	ذاكرة قراءة وكتابة متحركة

إلهصطلحات

ويثة	إساسياك الالكترونياك الرقميةالد	حالعلهما
	Mnemonic	تذکیری
	Modulation	تعدیل تعدیل
* :	Most Significant Bit (MSB)	ــــــيـــ بت التأثير الأكبر
	Move instructions	ب المركة أوامر الحركة
	Multiplexer	روامر اسر <u>ـــ</u> مُجمع
	Multiplexing	تعدد <i>ی</i> تعددی
	Multivibrators	سدى المتذبذبات المتعددة
N		
IT	New avecable	
	Non-erasable	غير قابل للمسح
	Non-overlapping	غير متراكب زمنيأ
0		
	Octal number system	نظام الأعداد الثماني
	Offset	تجاوز
	Operand	معامل
	Operation codes	شفرات العملية
	Operational Amplifiers	مكبرات العمليات
	Oscillator	جهاز تذبذب
	Over flow flag	علامة الفائض
	Overlapping	تراکب زمنی
1	Overshoot	تجاوز
P		<b>33</b> .
•	Package	7 • 71
	Packaging	ربطة-حزمة
	Peak-to-peak	تحزيم-تربيط قمة لقمة
	Peripheral devices	قمه لقمه أجهزة طرفية
	Peripherals	
	Positive-edge-triggered	الطرفيات
	Program	مشعلة بالحافة الموجبة
	Programmable Array Logic (PAL)	برنامج
		منطق منظومة قابل البرمجه
	Programmable Logic Array (PLA)	منظومة منطق قابلة للبرمجه
	Programmable logic devices	أجهزة منطقية قابلة للبرمجه
	Programmer	مبرمِج
	Propagation delay time	زمن تأخير الإنتشار
	Pulse width	عرض النبضة

	Increment	زيادة تدريجية
	Indicator	مؤشر –دلیل–مُبین
	Input buffer	عازل دخل
	Input impedence	إعاقة الدخل
	Instruction	أمر
	Instruction set	مجموعة الأوامر
	Integrated circuit (IC)	دائرة متكاملة
	Integrated injection logic	منطق الحقن المتكامل
	Integration time	زمن التكامل
	Integrator	دائرة مكامل
	Inverter	دائرة عكس
	J-K master-slave flip flop	قلاب (J-K) التابع والمتبوع
	Jump instruction	أمر وثب
	Junction diode	وصلة ثنائية – موحد
<b>K</b>		— <i>y</i> -, "— —-y
	Key-board	· · ·
ı	Rey-Dodi d	لوحة مفاتيح
-		
	Last-in-first-out (LIFO)	خرج أولا للداخل آخراً
	Latch	ماسكة
	Least Significant Bit (LSB)	بت التأثير الأصغر
	Left-shift register	مسجل إزاحة يسار
	Load Accumulator Direct (LDA)	تحميل مباشر للمركم
	Logic	منطق
	Low-pass filter	مرشح تردد منخفض
V		
	Magnetic core memories	ذاكرات القلب المغناطيسية
	Malfunction	عطب – إتلاف
	Mask Programmed	برمجة تنكرية
	Memory	داکر ة
	Memory location	موقع ذاكرة
. •	Merging components	دمج المكونات
	Microprocessors	المعالجات الدقيقة
	Minimize	المعالجات الدقيقة يقال-يصغر

إلمصطلحات

لحد	إساسياك الالكترونياك الرقهية		الهصطلحات
		•	en de la companya de La companya de la co
	Shift register		مسجل إزاحة
	Sinusoidal		إشارات جيبية
	Software		برمجيات
	Spacial code		تشفیر فضائی – حیزی
	Spacing in time		مباعدة زمنية
	Spikes		مدببات – مسامیر
	Square wave		موجة مربعة
	Square waveforms		أشكال موجة مربعة
	Square-wave generator		مولد نبضات مربعة
	Stack pointer		مؤشر المكدسة
	Staircase		سلمية
	Static RAM (SRAM)		ذاكرة قراءة وكتابة ساكنة
	Steady state		حالة مستقرة
	Steady-state conditions		ظروف الحالة الثابتة
	Stepper motor		محرك خطوى
	Storage capacitance		سعة خازنة
	Storage time		زمن التخزين
	Stray capacitance		مكثف شارد
2	Strobe pulse		نبضة وميض
	Subroutine		برنامج جانبي
	Sub-system		نظام فرعى
	Successive-approximation		تعاقب تقريبي
	Supply voltage		جهد التغذية
• •	Sweep		ماسح
	Symmetrical		متماثل
	Synchronous		متزامن
	Synchronous loading		تحمیل متزامن
	Technique		· · · · · · · · · · · · · · · · · · ·
	Temperature sensitivity		تقنية الحساسية لدرجة الحرارة
	Temporal code		The second se
	Terminal		تشفیر موءقت
	Threshold voltage		نهایة
	Time delay devices		جهد حدى أجهزة تأخير الوقت
	Time delay devices		اجهره ناحير الوقت

1			
4	Quantization		التحويل الكمي
÷	Quasi-stable		التحويل التمي شبه مستقر
?			سب سندر
	Random-Access Memory		ذاكرة الدخول العشوائي
	Read and write memory (RAM)		ذاكرة القراءة والكتابة
	Read Only Memory (ROM)		ذاكرة القراءة فقط
	Recovery time		ز من الافاقة
	Rectangular waveforms		أشكال الموجة المستطيلة
	Refresh circuit		دائرة تتشيط
	Register		مسجل
	Reliability		اعتمادية
	Reprogrammable		قابلة لإعادة البرمجة
	Reset		تحریر
	Restart Instruction	· ·	أمر بدء من جديد
	Return Instruction		أمر عودة
	Reverse-bias		انحياز عكسى
	Right-shift register		مسجل از احة يمين
٠.	Ring counter		عداد دائری
	Ripple action		فعل التموج فعل التموج
	Ripple counter		عداد متموجة
	Rising pulse edge		حافة نبضة صاعدة
	Rotate Accumulator Left (RLA)		دوران يسار المركم
	Rotate Accumulator Right (RRA)		دوران يمين المركم
	Rotate Instruction		أمر دوران
			0 33 3
	Scratch-pad registers	•	ing he will and
	Senser		مسجلات الذاكرة المؤقتة
	Sequentially accessed memory		محس
•	Series		ذاكرة الدخول المتعاقب سلسلة
	Set		
	Setteling time		امساك
	Seven-segment display		زمن الإستقرار
	Shift Instructions		وحدة العرض السباعية
	STITE IT ISU UCCIOI IS		أوامر الإزاحة

المصطلحات

# त्माष्ट्वा

5	······
	الفصل الأول
	مفاهيم أساسية
11	1-1 مقدمة
14	2-1 الإشارات الرقمية
15	1-3 الدوائر المنطقية الأساسية
19	4-1 العمليتان الإضافيتين NAND و NOR
24	1 − 5 العمليتان EX-OR ، و EX-NOR
27	<b>1-6 جبر بوول</b>
33	7-1 أمثلة لبوابات دائرة تكاملية
	الفصل الثانى
	الأنظمة العددية والشفرات
43	1-2 مقدمة
44	2-2 أنظمة الأعداد
	2-3 النظام الثنائي للأعداد
52	4-2 تمثيل الأعداد الثنائية
58	2-5 العمليات الحسابية في النظام الثنائي
63	2-6 العمليات الحسابية بطريقة مكمل الإثنين
67	2-7 النظام الثماني للأعداد
74	2-8 النظام السداسي عشر للأعداد
82	2-9 الشفرات الرقمية
	الفصل الثالث
الرقمية	أشباه الموصلات وعلاقتها بالأنظمة
103	1-3 مقدمة
104	2-3 أشباه الموصلات
589	

إلهصطلحات

	lime duration		فترة زمنية
•	Time interval		فترة زمنية – فاصل زمني
	Time period		مدة زمنية
	Timer		ساعة – موقِت
	Transients	•	العابر ات
	Transition capacitance		سعة إنتقالية
	Two-dimensional X-Y addressing		"العنونَة الثنائية الأبعاد X-Y"
U			· · · · · · · · · · · · · · · · · · ·
	Ultraviolet radiation		أشعة فوق بنفسيجية
	Unidirectional switch		مفتاح أحادى الإتجاه
*,	Universal gate	•	بوابة عمومية
	Universal register		مسجل عمومي
	Unsymmetrical		غير متماثل
V			
	Vacuum triode		صمام مفرغ ثلاثي
	Volatile memory		ذاكرة متطايرة
W			
	Write cycle time		زمن دورة الكتابة

يائه الالكترونيائه الرقميةالحديثة	யய்
252	4-5 تبسيط K-maps باستخدام بوابات EX-OR ، و EX-NOR
262	5-5 K-maps لــ 5 ، و 6 متغيرات
265	5-6 أمثلة لتصميم بعض الدوائر
المتوسط 273 <b>MSI</b>	5-7 تصميم المنطق التوافقي باستخدام الدوائر التكاملية النطاق
274	5-8 المجمعات واستخداماتها في تصميم المنطق التوافقي .
لتوافقي281	5-9 الموزعات أوالكواشف واستخداماتها في تصميم المنطق
285	5-10 الجامع واستخدامه كطارح
287	11-5 العمليات الحسابية بشفرة BCD
	5-12 وحدة الحساب والمنطق
	5-13 المقارنات الرقمية
	5-14 مولدات الندية / الفاحصات
299	5-15 محولات الشفرة
301	5-16 كواشف أجهزة العرض
	الفصل السادس
	تصميم المنطق التتابعي
311	1-6 مقدمة
313	2-6 القلابات
329	3-6 القلابات إشعال الحافة .3-6 Edge-triggered F.Fs
	4-6 تطبيقات القلابات
341	5-6 المسجلات
355	6-6 العدادات المتموجة أو الغير متزامنة
370	6-7 العدادات متزامنة
	الفصل السابع
	دوائر التوقيت والحولات
399	1-7 مقدمة
401	7-2 إستخدام البوابات المنطقية في دوائر التوقيت
	7-3 مكبرات العمليات وإستخداماتها في دوائر التوقيت

U-,1	
	3-3 الوصلة الثنائية p-n
115	3-4 وصلة شوتكى الثنائية
116	3-5 وصلة الترانزيستور ثنائى القطبية TJB
127	3-6 ترانزیستور شوتکی
127	3-6 ترانزیستور شوتکی
	الفصل الرابع
	عائلات المنطق الرقمية
147	1-4 مقدمة
	4-2 خواص الدوائر التكاملية الرقمية
154	3-4 منطق (RTL) Resistor-Transistor
	4-4 منطق ( DCTL ) Direct-Coupled Tran. Logic
	5−4 منطق ( Integrated-Injection Logic ( I2L )
	6−4 منطق ( DTL ) منطق 6-4
	7−4 منطق High-Threshold Logic ( HTL ) منطق
	8−4 منطق ( TTL ) Tranistor-Transistor Logic
	9-4 منطق Schotty TTL منطق 9-4
	<b>10−4</b> سلسلة 171 5400/7400 mL سلسلة
	11-4 منطق ( ECL ) Emitter-coupled Logic
185	<b>12−4</b> منطق MOs منطق
189	13-4 منطق CMOs منطق
L93	4-4 المواءمة بين المنطق CMOS والمنطق TTL
	<b>15−4</b> منطق TRI-STATETRI-STATE
	القصل الخامس
	تصميم الدوائر المنطقية التوافقية
207	1-5 مقدمة
	2-5 التمثيل القياسي للدوال المنطقية
	5-3 تمثيل الدوال المنطقية باستخدام K-map

الفهرس	
420	7-4 الدوائر التكاملية لإشعال شميت
422	7-5 الدوائر التكاملية للمذبذبات أحادية الإستقرار
433	6-7 المؤقِّت 555
439	7-7 المحولات
	الفصل الثامن
	ذاكرات أشباه الموصلات
477	1-8 مقدمة
478	<b>8–2</b> منظومة الذاكرة والتشغيل
487	8-3 توسعة سعة الكلمة
492	8-4 أنواع الذاكرات
507	8-5 أجهزة المنطق القابلة للبرمجة PLDs
	الفصل التاسع
	أساسيات المعالجات الدقيقة
517	9-1 مقدمة
519	9-2 المعالج الدقيق النموذجي
520	9-3 الناقلات
Fac	is an element to it in it that A-O
526	9-4 الأنظمة المبنية على المعالجات الدقيقة
	9-4 الانظمة المبنية على المعالجات الدقيقة
533	
533 536	9-5 التركيب البنائي للمعالج الدقيق
533 536	9-5 التركيب البنائى للمعالج الدقيق
533 536 539	9-5 التركيب البنائى للمعالج الدقيق
533 536 539 575	9-5 التركيب البنائى للمعالج الدقيق

مهندس خيما ۾ المهيمال alagani Maganili

م قرداد وتتسع مجالات

وتطبيقات الإليكترونيات الرقمية وفى الحقيقة يمكننا القول بإن الأنظمة الرقمية قد أصبحت تغزو كل مرافق الحياة.

ولقد أدى وجود الوظائف الرقمية للدوائر التكاملية إلى إتاحة الفرصة إلى تغيير فلسفة دراسة الإليكترونيات الرقمية من الأسلوب التقليدى باستخدام أجهزة محددة إلى أسلوب جديد يستخدم الدوائر المتكاملة الرقمية الحديثة.

وهذا الكتاب محاولة لتقديم وتناول مفهوم التقنيات الرقمية الحدثية والدوائر المتكاملة ، كما تم ترتيبه وتنظيمه وتقديمه لدارس ذو مستوى مناسب يكون على دراية ومعرفة بنظريات الدوائر والإليكترونيات.

الناث

مهندس خبیات العسال

Modern Digital Flectronics



دار الكتب العلمية للنشر والتوزيع

٥٠ شارع الشيخ ريحان - عابدين - القاهرة

**2** P7730PY

WWW sbheg.com e-mail: sbh@link,net